[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的形成方法有效
| 申請?zhí)枺?/td> | 201410231340.5 | 申請日: | 2014-05-28 |
| 公開(公告)號: | CN105336688B | 公開(公告)日: | 2018-07-10 |
| 發(fā)明(設(shè)計)人: | 劉煥新 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/28;H01L21/321;H01L21/3105 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 應(yīng)戰(zhàn);駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 器件層 介質(zhì)層 偽柵極 第一金屬層 半導(dǎo)體結(jié)構(gòu) 平坦化處理 表面齊平 第二區(qū)域 第一區(qū)域 去除 化學(xué)機械研磨工藝 半導(dǎo)體襯底表面 器件層表面 凹槽內(nèi)壁 表面形成 保護層 保護劑 平坦化 研磨液 襯底 覆蓋 半導(dǎo)體 損傷 | ||
一種半導(dǎo)體結(jié)構(gòu)的形成方法,包括:提供半導(dǎo)體襯底,包括第一區(qū)域和第二區(qū)域;形成覆蓋部分第一區(qū)域的第一偽柵極和覆蓋部分第二區(qū)域的器件層,第一偽柵極和器件層的表面齊平;在半導(dǎo)體襯底表面形成介質(zhì)層,介質(zhì)層的表面與第一偽柵極、器件層的表面齊平;去除第一偽柵極,形成第一凹槽;在第一凹槽內(nèi)壁、介質(zhì)層和器件層上形成填充滿第一凹槽的第一金屬層;采用化學(xué)機械研磨工藝,對第一金屬層進行第一平坦化處理,去除位于介質(zhì)層和器件層表面的第一金屬層,在第一凹槽內(nèi)形成第一柵極,所述第一平坦化處理采用的研磨液內(nèi)具有保護劑,在平坦化過程中在所述器件層的表面形成保護層。上述方法可以在形成第一柵極的過程中,使器件層的表面不受損傷。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,特別涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。
背景技術(shù)
隨著半導(dǎo)體器件集成度的不斷提高,技術(shù)節(jié)點的降低,傳統(tǒng)的柵介質(zhì)層不斷變薄,晶體管的柵極漏電流隨之增加,引起半導(dǎo)體器件功耗增加等問題。為解決上述問題,現(xiàn)有技術(shù)提供一種將金屬柵極替代多晶硅柵極的解決方案。其中,“后柵(gate last)”工藝為形成金屬柵極晶體管的一個主要工藝。
現(xiàn)有采用后柵極工藝形成金屬柵極晶體管的方法,包括:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上形成有偽柵結(jié)構(gòu),所述偽柵結(jié)構(gòu)包括位于所述半導(dǎo)體襯底表面的偽柵介質(zhì)層和所述偽柵介質(zhì)層表面的偽柵極;所述半導(dǎo)體襯底上還形成有覆蓋半導(dǎo)體襯底表面以及偽柵結(jié)構(gòu)側(cè)壁的介質(zhì)層,所述介質(zhì)層的表面與偽柵結(jié)構(gòu)頂部表面齊平;去除所述偽柵結(jié)構(gòu)后形成凹槽;在所述凹槽和介質(zhì)層表面依次形成高K柵介質(zhì)層、功函數(shù)層和金屬層,然后以所述介質(zhì)層表面作為停止層,采用化學(xué)機械研磨(CMP)工藝對所述金屬層進行平坦化,形成金屬柵極。
所述金屬柵極晶體管一般形成在芯片的核心區(qū)域,例如邏輯區(qū)域等,而在芯片的外圍區(qū)域,例如輸入/輸出區(qū)域,通常還是采用多晶硅作為柵極材料,并且在芯片上還具有其他采用多晶硅或其他材料形成的器件層,例如多晶硅電阻等。在采用化學(xué)機械研磨(CMP)工藝進行平坦化形成金屬柵極的過程中,由于CMP工藝對多晶硅等材料的器件層的研磨速率較快,往往會對其他區(qū)域的器件層表面造成損傷,使所述器件層頂部發(fā)生凹陷,從而影響該器件層的性能。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法,在形成金屬柵極的過程中,避免對其他區(qū)域的器件層表面造成損傷。
為解決上述問題,本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法,包括:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域;形成覆蓋部分第一區(qū)域的第一偽柵極和覆蓋部分第二區(qū)域的器件層,所述第一偽柵極頂部表面和器件層的頂部表面齊平;在半導(dǎo)體襯底表面形成介質(zhì)層,所述介質(zhì)層覆蓋第一偽柵極和器件層的側(cè)壁,并且所述介質(zhì)層表面與第一偽柵極頂部表面、器件層頂部表面齊平;去除所述第一偽柵極,形成第一凹槽;在所述第一凹槽內(nèi)壁、介質(zhì)層和器件層上形成填充滿所述第一凹槽的第一金屬層;采用化學(xué)機械研磨工藝,對所述第一金屬層進行第一平坦化處理,去除位于介質(zhì)層和器件層上的第一金屬層,在所述第一凹槽內(nèi)形成第一柵極,所述第一平坦化處理采用的研磨液內(nèi)具有保護劑,所述保護劑在平坦化過程中在所述器件層的表面形成保護層。
可選的,所述保護劑與器件層材料發(fā)生反應(yīng),形成所述保護層。
可選的,所述保護層的厚度為
可選的,所述保護劑的濃度為10ppm~100ppm。
可選的,所述研磨液內(nèi)的保護劑為O3。
可選的,所述器件層的材料為多晶硅。
可選的,所述保護層的材料為氧化物層。
可選的,所述保護層的材料為氧化硅。
可選的,所述半導(dǎo)體襯底還包括第三區(qū)域;形成覆蓋部分第三區(qū)域的第二偽柵極,所述第二偽柵極與第一偽柵極分立,且所述第二偽柵極頂部表面與第一偽柵極頂部表面齊平。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410231340.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 金屬前介質(zhì)層及其制造方法
- 層間介質(zhì)層、層間介質(zhì)層的制作方法和半導(dǎo)體器件
- 互連結(jié)構(gòu)及形成方法
- 復(fù)合介質(zhì)層的刻蝕方法以及復(fù)合介質(zhì)層
- 一種應(yīng)用于全光開關(guān)和光存儲器的光學(xué)雙穩(wěn)態(tài)器件
- 一種應(yīng)用于全光開關(guān)和光存儲器的光學(xué)雙穩(wěn)態(tài)器件
- 基于多層介質(zhì)層集成的微波傳輸線
- 一種斐波那契序列電介質(zhì)與石墨烯的復(fù)合結(jié)構(gòu)
- 一種斐波那契序列電介質(zhì)與石墨烯的復(fù)合結(jié)構(gòu)
- 一種基于宇稱-時間對稱的全光開關(guān)





