[發明專利]一種基于PROFIBUS-DP協議的通信設備在審
| 申請號: | 201410230799.3 | 申請日: | 2014-05-28 |
| 公開(公告)號: | CN104021108A | 公開(公告)日: | 2014-09-03 |
| 發明(設計)人: | 周柳奇;王晟磊 | 申請(專利權)人: | 中山火炬職業技術學院 |
| 主分類號: | G06F13/42 | 分類號: | G06F13/42 |
| 代理公司: | 中山市捷凱專利商標代理事務所(特殊普通合伙) 44327 | 代理人: | 石仁 |
| 地址: | 528400 廣東省*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 profibus dp 協議 通信 設備 | ||
技術領域:
本發明涉及一種基于PROFIBUS-DP協議的通信設備。
背景技術:
PROFIBUS,尤其是其PROFIBUS-DP,是目前應用于主、從站連接的最適合高端過程控制應用的現場總線標準,它有實時性好,可靠性高,開銷少等優點。
目前市面上只有一款PROFIBUS主站芯片,也就是西門子的ASPC2,但由于西門子等公司對該技術的壟斷思想,造成開發PROFIBUS主站芯片的相當不便,成本非常高昂;同時,該主站芯片不具有處理功能,僅起數據傳輸作用,對數據的處理操作都是由主站的CPU來實現的,會對主站的CPU造成繁重的處理負擔。
發明內容:
本發明的目的在于提供一種基于PROFIBUS-DP協議的通信設備,其主站芯片成本較低,不但能起數據傳輸作用,還具有數據處理功能。
一種基于PROFIBUS-DP協議的通信設備,至少包括依次連接的主站控制器、主站芯片、以及從站,其特征在于:還包括PCI接口卡,所述主站芯片至少包括
RS485接口,其一端與所述從站連接;
串/并、并/串接口,其一端與所述RS485接口的另一端連接;
協議解釋單元,其一端與所述串/并、并/串接口的另一端連接;
協議控制器,其一端與所述協議解釋單元的另一端連接;
用戶接口,其一端與所述協議控制器的另一端連接;以及
ISA接口,其一端與所述用戶接口的另一端連接,而其另一端與所述PCI接口卡連接;
而所述PCI接口卡的另一端則與所述主站控制器連接。
本發明之通信設備,其主站芯片的上述結構設計,將PROFIBUS-DP協議完全在主站芯片內部實現,不再需要一個外部的獨立的CPU處理協議;即主站芯片可通過其協議控制器直接對數據進行處理和分配,無再需借助主站CPU,成本較低,不但能起主、從站之間的數據傳輸作用,還具有數據處理功能。同時,ISA接口與PCI接口卡橋接,便于與要求PCI接口匹配對接的芯片的連接。
本發明可通過如下方案進行改進:
所述協議控制器包括:協議處理單元、數據寄存器、控制字寄存器、診斷寄存器、參數化數據寄存器、以及配置數據寄存器;所述數據寄存器、控制字寄存器、診斷寄存器、參數化數據寄存器、以及配置數據寄存器分別連接于協議處理單元與所述用戶接口之間。結構簡單,主站芯片成本較低,具有數據處理功能。
所述用戶接口為雙口RAM接口,其至少包括與所述協議控制器連接的FPGA邏輯接口、連接于FPGA邏輯接口與ISA接口之間的SRAM和SDRAM、與FPGA邏輯接口連接的FLASH?ROM、以及與SDRAM連接的SDRAM控制器。結構簡單。
附圖說明:
圖1為本發明框架結構圖。
圖2為對網絡報文接收處理的主站芯片的框架圖。
圖3為本發明之用戶接口在實際應用中被用戶定義后的具體結構框圖。
具體實施方式:
如圖1所示,一種基于PROFIBUS-DP協議的通信設備,至少包括依次連接的主站控制器1、主站芯片2、PCI接口卡、以及從站3,所述主站芯片2至少包括RS485接口、串/并、并/串接口、協議解釋單元、協議控制器、用戶接口、和ISA接口。
所述RS485接口,其一端與所述從站連接。
所述串/并、并/串接口,其一端與所述RS485接口的另一端連接。
所述協議解釋單元,其一端與所述串/并、并/串接口的另一端連接。
所述協議控制器,其一端與所述協議解釋單元的另一端連接。
所述用戶接口,其一端與所述協議控制器的另一端連接。
所述ISA接口,其一端與所述用戶接口的另一端連接,而其另一端與所述PCI接口卡連接。
所述PCI接口卡的另一端則與所述主站控制器連接。
進一步地,所述協議控制器包括:協議處理單元、數據寄存器、控制字寄存器、診斷寄存器、參數化數據寄存器、以及配置數據寄存器;所述數據寄存器、控制字寄存器、診斷寄存器、參數化數據寄存器、以及配置數據寄存器分別連接于協議處理單元與所述用戶接口之間。
再進一步地,如圖3所示,所述用戶接口為雙口RAM接口,其至少包括與所述協議控制器連接的FPGA邏輯接口、連接于FPGA邏輯接口與ISA接口之間的SRAM和SDRAM、與FPGA邏輯接口連接的FLASH?ROM、以及與SDRAM連接的SDRAM控制器。
所述主站芯片2在工作時,應先對其進行初始化,其初始化過程包括:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中山火炬職業技術學院,未經中山火炬職業技術學院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410230799.3/2.html,轉載請聲明來源鉆瓜專利網。





