[發明專利]具有分層互連結構的橋互連

有效

• 申請號: 201410227609.2
• 申請日: 2014-05-27
• 公開（公告）號: CN104218024B
• 公開（公告）日: 2018-03-30
• 發明（設計）人: Y·劉;Q·張;A·E·舒克曼;R·張
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 韓宏,陳松濤

技術領域

本公開的實施例通常涉及集成電路領域，且更具體地涉及用于在集成電路組件中的具有分層互連結構的橋互連的技術和配置。

背景技術

嵌入式橋互連可提供在處理器和存儲器芯片之間的更快的通信。各種管芯可能需要在第一級互連(FLI)處附接到襯底，以實現高性能計算(HPC)。因為管芯繼續縮小到較小的尺寸，因此在FLI級處的互連結構之間通常需要更細的間距。

使用目前的技術提供未來計算設備的更細間距可能是有挑戰性的。例如目前，在處理器管芯和存儲器管芯之間的混合凸塊間距可能使封裝和組裝變得非常有挑戰性并導致差的產出性能。使用焊膏印刷(SPP)工藝的FLI接頭架構可能由于對管芯上的焊料凸塊高度和/或焊料體積的限制而導致低質產出，這可導致非接觸斷開和凸塊開裂，特別是對于FLI的較小間距區域。而且，電遷移風險可能由于銅(Cu)擴散和在FLI接頭的襯底側面上使用的有機焊料保護劑(OSP)表面精加工而升高。

附圖說明

結合附圖通過下面的詳細描述將容易理解實施例。為了便于該描述，相似的附圖標記表示相似的結構元件。實施例作為例子而不是作為限制在附圖的圖中示出。

圖1示意性示出根據一些實施例的配置成使用在襯底中具有分層互連結構的嵌入式橋互連的示例性集成電路(IC)組件的截面側視圖。

圖2示意性示出根據一些實施例的用于使用分層互連結構形成嵌有橋互連的襯底的封裝襯底制造過程的流程圖。

圖3示意性示出根據一些實施例的在將橋嵌在襯底中之前的與圖2所示的封裝襯底制造過程有關的一些選定操作的截面側視圖。

圖4示意性示出根據一些實施例的在將橋嵌在襯底中之前的與圖2所示的封裝襯底制造過程有關的一些其它選定操作的截面側視圖。

圖5示意性示出根據一些實施例的與圖2所示的封裝襯底制造過程有關的將橋嵌在襯底中的一些選定操作的截面側視圖。

圖6示意性示出根據一些實施例的與圖2所示的封裝襯底制造過程有關的形成分層互連結構的一些選定操作的截面側視圖。

圖7示意性示出根據一些實施例的與圖2所示的封裝襯底制造過程有關的形成分層互連結構的一些其它選定操作的截面側視圖。

圖8示意性示出根據一些實施例的與圖2所示的封裝襯底制造過程有關的完成分層互連結構的一些選定操作的截面側視圖。

圖9示意性示出根據一些實施例的利用具有嵌入式橋互連的封裝襯底的組裝過程的流程圖。

圖10示意性示出根據一些實施例的在如本文所述的襯底中包括具有分層互連結構的嵌入式橋互連的計算設備。

具體實施方式

本公開的實施例描述在集成電路組件中的具有分層互連結構的橋互連的技術和配置。在下面的描述中，將使用由本領域技術人員普遍使用的術語來描述例證性實現方式的各種方面，以將它們工作的實質傳達給本領域中的其他技術人員。然而，對本領域技術人員將明顯，本公開的實施例可在只有所述方面中的僅僅一些的情況下被實施。為了解釋的目的，闡述了特定的數量、材料和配置，以便提供對例證性實現方式的徹底理解。然而，對本領域技術人員將明顯，本公開的實施例可在沒有特定細節的情況下被實施。在其它實例中，公知的特征被省略或簡化，以便不使例證性實現難理解。

在下面的詳細描述中，參考形成其一部分的附圖，其中相似的附圖標記始終表示相似的部件，且其中通過說明的方式示出本公開的主題可被實施的實施例。應理解，在不偏離本公開的范圍的情況下其它實施例可被利用，且可做出結構或邏輯變化。因此，下面的詳細描述不應在限制的意義上被理解，且實施例的范圍由所附權利要求及其等價體來限定。

為了本公開的目的，短語“A和/或B”意指(A)、(B)或(A和B)。為了本公開的目的，短語“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

本描述可使用基于視角的描述，例如頂部/底部、在…中/外、在…之上/在…之下等。這樣的描述僅用于便于討論，且并不打算將本文描述的實施例的應用限制到任何特定的方向。

本描述可使用短語“在一個實施例中”、“在實施例中”或“在一些實施例中”，每個可以指相同或不同實施例中的一個或多個。此外，如關于本公開的實施例使用的術語“包括(comprising)”、“包括(including)”、“具有”等是同義的。