[發明專利]半導體的晶圓級封裝方法和半導體封裝件

有效

• 申請號: 201410222798.4
• 申請日: 2014-05-23
• 公開（公告）號: CN103985648B
• 公開（公告）日: 2017-01-04
• 發明（設計）人: 趙立新
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L25/16
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 吳圳添,駱蘇華

1.一種半導體的晶圓級封裝方法，其特征在于，包括：

提供具有一個或多個存儲器芯片單元的第一晶圓，每個所述存儲器芯片單元具有存儲陣列電路與外圍電路，相鄰所述存儲器芯片單元之間具有第一切割道；

提供具有一個或多個邏輯芯片單元的第二晶圓，每個所述邏輯芯片單元的面積對應N個所述存儲器芯片單元的面積，其中N為大于或者等于1的自然數，相鄰所述邏輯芯片單元之間具有第二切割道，所述第二切割道與N個所述存儲芯片單元外圍的所述第一切割道匹配；

鍵合所述第一晶圓和第二晶圓，使所述邏輯芯片單元與N個所述存儲器芯片單元對應匹配。

2.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，鍵合所述第一晶圓和第二晶圓的步驟包括：

形成位于所述第一晶圓上表面的第一對接焊盤；

形成位于所述第二晶圓上表面的第二對接焊盤；

電性鍵合所述第一對接焊盤與所述第二對接焊盤。

3.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，鍵合所述第一晶圓和第二晶圓的步驟包括：

所述第一晶圓與第二晶圓物理連接；

通過硅穿孔工藝電性耦合所述的邏輯芯片單元與存儲器芯片單元。

4.根據權利要求2所述的半導體的晶圓級封裝方法，其特征在于，所述第一對接焊盤電性連接所述第一晶圓內部的第一多層金屬層的焊盤，所述第一多層金屬層的焊盤電性連接所述第一晶圓內部總線；所述第二對接焊盤電性連接所述第二晶圓內部的第二多層金屬層的焊盤，所述第二多層金屬層的焊盤電性連接所述第二晶圓內部總線。

5.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，所述存儲器芯片單元包括：SRAM、DRAM、FLASH、PCM、DDR、DDR2、DDR3和DDR4中的至少一種。

6.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，所述外圍電路包括：控制邏輯電路、接口轉換邏輯電路和糾碼邏輯電路中的至少一種。

7.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，提供所述第一晶圓還包括：

于所述第一切割道區域形成測試電路模塊。

8.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，提供所述第二晶圓還包括：

于所述第二切割道區域形成測試電路模塊。

9.根據權利要求1所述的半導體的晶圓級封裝方法，其特征在于，鍵合所述第一晶圓和第二晶圓之后還包括：研磨減薄所述第一晶圓和第二晶圓。

10.一種半導體封裝件，其特征在于，包括：

第一晶圓，具有一個或多個存儲器芯片單元，相鄰所述存儲器芯片單元之間具有第一切割道；

第二晶圓，具有一個或多個邏輯芯片單元，相鄰所述邏輯芯片單元之間具有第二切割道，所述邏輯芯片單元的面積對應N個所述存儲器芯片單元的面積，其中，N為大于或者等于1的自然數；

所述第一晶圓和第二晶圓相互鍵合，所述邏輯芯片單元對應N個所述存儲器芯片單元，所述第二切割道與N個所述存儲芯片單元外圍的第一切割道匹配。