[發明專利]用于數模轉換器(DAC)的積分非線性(INL)和微分非線性(DNL)校正技術

有效

• 申請號: 201410222402.6
• 申請日: 2010-11-11
• 公開（公告）號: CN103986471A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: I·阿希
• 申請（專利權）人: 英特賽爾美國股份有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66;H03M1/10
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 高見

1.一種與數模轉換器DAC一起使用的方法，所述方法包括：

(a)在所述DAC的輸入處接受N位數字輸入碼；

(b)基于N位數字輸入碼的一部分從第一組校正碼中選擇第一校正碼，其中所述第一組校正碼用來減小到一范圍的積分非線性INL值，從而提高DAC的線性；

(c)基于所述N位數字輸入碼的一部分從第二組校正碼中選擇第二校正碼，其中第二組校正碼用來確保所有的微分非線性DNL值＞-1，從而確保DAC是單調的；

(d)基于在步驟(a)接受的N位數字輸入碼、在步驟(b)選擇的所述第一校正碼以及在步驟(c)選擇的所述第二校正碼產生N+M位數字輸出碼；以及

(e)將N+M位數字輸出碼轉換成模擬輸出信號，其中所述模擬輸出信號或其經緩沖形式是DAC的模擬輸出。

2.如權利要求1所述的方法，其特征在于，M＝1。

3.如權利要求1所述的方法，其特征在于：

步驟(b)包括基于所述N位數字輸入碼的最高有效位MSB的預定位數從第一組校正碼中選擇第一校正碼；以及

步驟(c)包括基于N位數字輸入碼的MSB的預定位數從第二組校正碼中選擇第二校正碼。

4.如權利要求3所述的方法，其特征在于：

步驟(e)處的轉換由N+M位DAC來執行，所述N+M位DAC包括含最高有效分段和最低有效分段的多個分段；

所述最高有效分段包括通過電阻器實現的2^X個子分段；以及

由代碼校正器用來從第一和第二LUT中選擇第一和第二校正碼的N位數字輸入碼的部分包括N位數字輸入碼的X個MSB。

5.如權利要求1所述的方法，其特征在于，所述步驟(d)包括：

(d.1)將在步驟(b)選擇的第一校正碼與在步驟(a)接受的N位數字輸入碼相加以產生N位經INL校正代碼INLCC；

(d.2)將N位INLCC進行位擴展以產生N+M位INLCC；

(d.3)判定N+M位INLCC是否需要DNL校正；

(d.4)如果N+M位INLCC需要DNL校正，則基于在步驟(c)選擇的定標形式第二校正碼修改N+M位INLCC，從而產生N+M位數字輸出碼；以及

(d.5)如果N+M位INLCC不需要DNL校正，則使N+M位數字輸出碼等于N+M位INLCC。

6.如權利要求1所述的方法，其特征在于：

M≥1；以及

步驟(d)包括使用附加分辨率中的M位將DAC的輸入處可以接受的2^N個可能的數字輸入碼中的至少某一些重新映射，以確保所有的DNL值＞-1。

7.如權利要求1所述的方法，其特征在于：

M≥1；以及

其中步驟(d)包括以下中的至少一個：

如果未校正的結果在DNL＜-1中，則使用附加分辨率中的M位將一個或多個代碼之前的代碼壓縮；或者

如果未校正的結果在DNL＜-1中，則使用附加分辨率中的M位將一個或多個代碼之后的代碼壓縮。

8.如權利要求1所述的方法，其特征在于，還包括：

在DAC的離線測試期間確定并存儲第一組校正碼和第二組校正碼。

9.一種設備，包括：

代碼校正器，適于

接受N位數字輸入碼；

基于N位數字輸入碼的一部分從第一組校正碼中選擇第一校正碼，其中所述第一組校正碼用來減小到一范圍的積分非線性INL值；

基于所述N位數字輸入碼的一部分從第二組校正碼中選擇第二校正碼，其中所述第二組校正碼用來確保所有的微分非線性DNL值＞-1；以及

基于所接受的N位數字輸入碼、所選擇的第一校正碼以及所選擇的第二校正碼，產生N+M位數字輸出碼；以及

N+M位DAC，適于接受代碼校正器所輸出的N+M位數字碼以及基于所接受的N+M位數字碼輸出模擬信號。

10.如權利要求9所述的設備，其特征在于，所述代碼校正器包括：

第一查找表LUT，適于存儲第一組校正碼；以及

第二查找表LUT，適于存儲第二組校正碼。