[發明專利]一種具有頻率自校正功能的低噪聲鎖相環

有效

• 申請號: 201410221406.2
• 申請日: 2014-05-23
• 公開（公告）號: CN103973305B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 江金光;劉乃中
• 申請（專利權）人: 武漢大學
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙)42222
• 代理人: 魯力

技術領域

本發明涉及一種低噪聲鎖相環，尤其是涉及一種具有頻率自校正功能的低噪聲鎖相環。

背景技術

鎖相的概念是在20世紀30年代提出的，而且很快在電子學和通信領域中獲得廣泛的應用。鎖相環是一種頻率選擇電路，它的輸出設計成與輸入信號同步，并且能不受輸入信號頻率上噪聲或起伏的影響而保持同步。

最常用的鎖相環電路如圖1所示，包括鑒頻鑒相器，電荷泵，低通環路濾波器，壓控振蕩器和分頻器。整個鎖相環路的工作原理可以描述為：首先，鑒頻鑒相器比較壓控振蕩器輸出信號和參考輸入信號的相位，得到兩者相位的超前滯后信息，然后控制電荷泵對濾波器的電容進行充電或者放電，提高或者降低壓控振蕩器的控制電壓，從而調節壓控振蕩器的輸出信號頻率，最終當使鑒頻鑒相器兩輸入信號的頻率相等，相位誤差很小且恒定，這樣環路就達到鎖定。

噪聲性能是鎖相環設計的一個重要指標，壓控振蕩器的壓控增益越小噪聲性能越好，然而，小的壓控增益將會減小鎖相環輸出頻率的范圍。同時，由于工藝，溫度，使用環境的偏差，會使鎖相環的輸出頻率發生變化，通常是通過手動校正輸出頻率來解決這一問題，這一方法效率很低，限制了鎖相環的應用范圍。

發明內容

本發明主要是解決現有技術所存在的技術問題；提供了一種實現了在較低的壓控增益條件下獲得較大的頻率輸出范圍，降低了鎖相環的噪聲；并可以讓鎖相環的輸出在不同頻率間快速切換，同時提高了鎖相環的抗干擾能力和工作效率，擴大了鎖相環的應用范圍的一種具有頻率自校正功能的低噪聲鎖相環。

本發明的上述技術問題主要是通過下述技術方案得以解決的：

一種具有頻率自校正功能的低噪聲鎖相環，其特征在于，包括鎖相環路和自校正電路；其中鎖相環路包括依次連接的鑒頻鑒相器，電荷泵，低通環路濾波器，壓控振蕩器，分頻器；自校正電路包括電壓比較器，邏輯電路；所述鎖相環路和自校正電路相連。

在上述的一種具有頻率自校正功能的低噪聲鎖相環，所述的壓控振蕩器包括偏置PMOS管MP0、固定電容C1，C2，C3，C4、諧振電感L1、壓控變容管Cv1，Cv2，Cv3，Cv4、由PMOS管MP1和PMOS管MP2交叉耦合構成的負阻，以及用于實現頻率自校正的電容陣列模塊；其中MP0源端接電壓VDD，MP0的柵端接外部偏置電壓，MP0的漏端接MP1和MP2的源端；MP1的漏端接在MP2的漏端，MP1的源端接在MP2的柵端，MP1的柵端接在MP2的源端；C1一端接MP2柵端，另一端接Cv1；C2一端接MP2柵端，另一端接Cv2；C3一端接MP1柵端，另一端接Cv3；C4一端接MP1柵端，另一端接Cv4；Cv1一端接C1，另一端接Cv3；Cv2一端接C2，另一端接Cv4；Cv3一端接C3，另一端接Cv1；Cv4一端接C4，另一端接Cv2；C1與Cv1的公共端接外部電壓V1；C2與Cv2的公共端接外部電壓V1；C3與Cv3的公共端接外部電壓V2；C4與Cv4的公共端接外部電壓V2；Cv1與Cv3的公共端和Cv2與Cv4的公共端同時接控制電壓Vtune；L1一端接MP1柵端，另一端接MP2柵端，控制端接地。