[發明專利]FinFET器件的源極區和漏極區中的位錯形成

有效

• 申請號: 201410219414.3
• 申請日: 2014-05-22
• 公開（公告）號: CN104241366B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 蔡俊雄;呂偉元;詹前泰;李威養;林大文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

相關申請的交叉引用

本申請涉及于2013年6月7日提交的、標題為“Mechanisms for Doping Lightly Doped Drain(LDD)Regions of finFET Devices”的、序列號為13/912,903(代理人卷號TSM12-1386)的美國專利申請和于2013年3月14日提交的、標題為“Epitaxial Growth of Doped Film for Source and Drain Regions”的、序列號為13/829,770(代理人卷號TSM13-0108)的美國專利申請。此外，本申請涉及2011年7月6日提交的、標題為“A Semiconductor Device with a Dislocation Structure and Method of Forming the Same”的序列號為13/177,309(代理人卷號TSM11-0091)的美國專利申請和于2011年12月13日提交的、標題為“Mechanisms for Forming Stressor Regions in a Semiconductor Device”的、序列號為13/324,331(代理人卷號TSM11-0492)的美國專利申請。另外，本申請涉及2013年12月20日提交的、標題為“Mechanisms for FinFET Well Doping”的、序列號14/137,690(代理人卷號TSM13-1121)的美國專利申請。以上提及的申請的全部內容結合于此作為參考。

技術領域

本發明一般地涉及半導體技術領域，更具體地涉及半導體器件及其形成方法。

背景技術

半導體集成電路(IC)工業經歷了快速發展。在其發展的過程中，通常通過縮小器件的特征尺寸或幾何結構來增大器件的功能密度。該按比例縮放工藝通常通過提高生產效率、降低成本和/或改進性能來提供益處。這種按比例縮小還增大了加工和制造IC的復雜性，并且為了實現這些益處，需要在IC制造方面類似的發展。

同樣地，已將對于提高的性能以及縮小的幾何結構的IC的需求引入了多柵極器件。這些多柵極器件包括多柵極鰭式場效應晶體管，其也被稱作finFET器件，如此稱呼是因為溝道形成在從襯底延伸的“鰭”上。FinFET器件可以在將柵極設置在包括溝道區的鰭的側面和/或頂面上的同時，允許縮小器件的柵極寬度。

隨著半導體器件(諸如，金屬氧化物半導體場效應晶體管(MOSFET)歷經不同的技術節點而被按比例縮小，已經實現應變的源極/漏極部件(例如，應力源區域)以提高載流子遷移率并且改進器件性能。應力使半導體晶格扭曲或發生應變，這會影響半導體的能帶排列和電荷傳輸性能。通過控制完成的器件中的應力的能級和分布，制造商可以提高載流子遷移率并且改進器件性能。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體器件，包括：襯底，具有鰭式場效應晶體管(finFET)區；兩個鄰近的柵極結構，形成在兩個鄰近的鰭結構上方，其中，所述兩個鄰近的鰭結構包含結晶的含硅材料，并且所述兩個鄰近的鰭結構的部分凸起到鄰近的隔離結構之上；以及源極區和漏極區，用于所述兩個鄰近的柵極結構，在所述源極區和所述漏極區內存在位錯以使所述源極區和所述漏極區發生應變。

在該半導體器件中，所述源極區和所述漏極區延伸到介于所述兩個鄰近的柵極結構之間的隔離結構的上方。

在該半導體器件中，在所述源極區和所述漏極區內不存在隔離結構。

在該半導體器件中，所述位錯在所述兩個鄰近的柵極結構之間的所述鄰近的隔離結構的底面下方約5nm至約30nm的深度處具有夾斷點。

在該半導體器件中，在[111]方向上形成所述位錯。

在該半導體器件中，所述位錯中的一個相對于與所述襯底的表面平行的表面的夾角在約45度至約60度范圍內。

在該半導體器件中，包括位錯的所述源極區和所述漏極區距離半導體層的頂面的深度在約15nm至約60nm范圍內，所述頂面緊鄰柵極介電層。

在該半導體器件中，所述源極區和所述漏極區的頂面為凹面并且位于半導體層的頂面之上，所述半導體層的頂面緊鄰柵極介電層。

在該半導體器件中，所述鰭式場效應晶體管(finFET)區包括n型金屬氧化物半導體(NMOS)場效應晶體管(FET)。