[發(fā)明專利]一種基于FPGA的TCAM板級(jí)BIST方法及其系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201410217350.3
• 申請日: 2014-05-21
• 公開（公告）號(hào): CN103985417A
• 公開（公告）日: 2014-08-13
• 發(fā)明（設(shè)計(jì)）人: 張偉;王曄;張曉雷;徐天賜;牛春和;魏長城;安濤
• 申請（專利權(quán)）人: 大連梯耐德網(wǎng)絡(luò)技術(shù)有限公司
• 主分類號(hào): G11C29/56
• 分類號(hào): G11C29/56
• 代理公司: 大連東方專利代理有限責(zé)任公司 21212
• 代理人: 范爍;李洪福

1.一種基于FPGA的TCAM板級(jí)BIST方法，其特征在于，所述方法包括如下步驟：

步驟1：FPGA對TCAM進(jìn)行初始化，并判斷初始化是否成功，是則執(zhí)行步驟2，否則結(jié)束；

步驟2：TCAM的DBUS檢測；

步驟21：FPGA產(chǎn)生用于檢測DBUS待檢測管腳的相應(yīng)地址和數(shù)據(jù)，并利用所述地址和數(shù)據(jù)對所述TCAM執(zhí)行寫操作，執(zhí)行步驟22；

步驟22：FPGA根據(jù)產(chǎn)生的所述地址對所述TCAM執(zhí)行讀操作，執(zhí)行步驟23；

步驟23：FPGA對產(chǎn)生的所述數(shù)據(jù)與執(zhí)行讀操作后得到的數(shù)據(jù)是否一致進(jìn)行比較，是則執(zhí)行步驟25，否則執(zhí)行步驟24；

步驟24：FPGA捕捉DBUS的各管腳電平狀態(tài)并控制顯示設(shè)備對所述各管腳電平狀態(tài)進(jìn)行顯示，執(zhí)行步驟25；

步驟25：FPGA判斷DBUS當(dāng)前檢測管腳是否是最后一個(gè)待檢測管腳，是則執(zhí)行步驟3，否則執(zhí)行步驟26；

步驟26：FPGA將DBUS當(dāng)前檢測管腳的下一管腳作為待檢測管腳，返回步驟21。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的TCAM板級(jí)BIST方法，其特征在于在步驟2之后，還包括以下步驟：

步驟3：TCAM的RBUS檢測；

步驟31：FPGA配置TCAM表項(xiàng)，所述TCAM表項(xiàng)包括表項(xiàng)關(guān)鍵字，同時(shí)生成表項(xiàng)關(guān)鍵字與TCAM存儲(chǔ)空間中相應(yīng)表項(xiàng)的存儲(chǔ)地址之間的對應(yīng)關(guān)系，執(zhí)行步驟32；

步驟32：FPGA根據(jù)表項(xiàng)關(guān)鍵字產(chǎn)生用于檢測RBUS待檢測管腳的相應(yīng)關(guān)鍵字，執(zhí)行步驟33；

步驟33：FPGA根據(jù)產(chǎn)生的關(guān)鍵字對所述TCAM執(zhí)行查找操作，執(zhí)行步驟34；

步驟34：FPGA根據(jù)產(chǎn)生的關(guān)鍵字，結(jié)合表項(xiàng)關(guān)鍵字與TCAM存儲(chǔ)空間中相應(yīng)表項(xiàng)的存儲(chǔ)地址之間的對應(yīng)關(guān)系，得到產(chǎn)生的關(guān)鍵字所對應(yīng)的TCAM存儲(chǔ)空間中相應(yīng)表項(xiàng)的存儲(chǔ)地址，執(zhí)行步驟35；

步驟35：FPGA對TCAM執(zhí)行查找操作后的返回結(jié)果和得到的所述TCAM存儲(chǔ)空間中相應(yīng)表項(xiàng)的存儲(chǔ)地址是否一致進(jìn)行比較，是則執(zhí)行步驟37，否則執(zhí)行步驟36；

步驟36：FPGA捕捉RBUS的各管腳電平狀態(tài)并控制顯示設(shè)備對所述各管腳電平狀態(tài)進(jìn)行顯示，執(zhí)行步驟37；

步驟37：FPGA判斷RBUS當(dāng)前檢測管腳是否是最后一個(gè)待檢測管腳，是則結(jié)束，否則執(zhí)行步驟38；

步驟38：FPGA將RBUS當(dāng)前檢測管腳的下一管腳作為待檢測管腳，返回步驟32。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的TCAM板級(jí)BIST方法，其特征在于所述步驟1包括以下步驟：

步驟11：FPGA產(chǎn)生TCAM初始化指令，并按照所述TCAM規(guī)定的初始化時(shí)序，完成對所述TCAM的初始化操作，執(zhí)行步驟12；

步驟12：FPGA讀取TCAM具有的設(shè)備配置寄存器獲知所述TCAM的初始化狀態(tài)，執(zhí)行步驟13；

步驟13：FPGA根據(jù)所述TCAM的初始化狀態(tài)判斷初始化是否成功，是則執(zhí)行步驟2，否則結(jié)束。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的TCAM板級(jí)BIST方法，其特征在于在步驟1之前，還包括以下步驟：

FPGA的預(yù)設(shè)管腳對應(yīng)連接TCAM的DBUS；

所述步驟24包括以下步驟：

FPGA通過JTAG方式捕捉與TCAM的DBUS對應(yīng)連接的預(yù)設(shè)管腳的電平狀態(tài)；

FPGA控制顯示設(shè)備對所述預(yù)設(shè)管腳的電平狀態(tài)進(jìn)行顯示。

5.根據(jù)權(quán)利要求2所述的一種基于FPGA的TCAM板級(jí)BIST方法，其特征在于在步驟1之前，還包括以下步驟：

FPGA的預(yù)設(shè)管腳對應(yīng)連接TCAM的RBUS；

所述步驟36包括以下步驟：

FPGA通過JTAG方式捕捉與TCAM的RBUS對應(yīng)連接的預(yù)設(shè)管腳的電平狀態(tài)；

FPGA控制顯示設(shè)備對所述預(yù)設(shè)管腳的電平狀態(tài)進(jìn)行顯示。