[發明專利]抗靜電保護測試系統電路

在審

• 申請號: 201410216907.1
• 申請日: 2014-05-22
• 公開（公告）號: CN105093004A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 張炯;陳光;徐帆;程玉華
• 申請（專利權）人: 上海北京大學微電子研究院
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及ESD靜電放電測試領域，尤其涉及靜電放電保護電路的測試。

背景技術

TLP是利用一段短脈沖方波模擬人體靜電放電模式能量去轟擊集成電路系統或器件，從而測試內置靜電放電保護集成電路或器件的I-V特性的分析工具。利用TLP測試方法對ESD保護電路的測試，我們可以抽取出保護電路的動作參數，精確地得出器件的擊穿電壓和電流，從而看到保護電路的特性，器件擊穿前的I-V曲線為設計人員提供了可供研究參考分析的數據。最終實現高效率的設計變更，縮短開發周期，從而極大地節約了成本。自從TLP作為靜電放電的標準以來，TLP測試法逐漸取代了HBM，CDM這些破壞性測試，成為靜電放電領域中易于接受的一種測試方式。VF-TLP測試系統用來模擬CDM靜電放電模式，從而獲得更快時間的脈沖方波，也稱極快速TLP測試。

我們通過TLP（TransmissionLinePulse）傳輸線脈沖測試系統的開發，利用短脈沖方波模擬真實的靜電放電模式，來實現定量地進行ESD保護電路的性能特性評價的目標。

圖1為現有傳輸線脈沖測試系統的一種結構示意圖，其中該電路在傳輸線末端連接肖特基二極管，用以吸取負波脈沖，能夠測試阻抗小于傳輸線特性阻抗的組件特性。

該圖所示的結構雖然能夠測試阻抗小于傳輸線脈沖測試系統阻抗的器件，但其僅適用于對放電脈沖電壓較低的環境中，對于在高壓放電脈沖，或者大阻抗器件的測試環境，該圖所示結構所提供的測試結果遠遠不能滿足要求，因此亟需提高該結構承受高脈沖放電壓能力和大阻抗器件測試。

發明內容

本發明提供了測試靜電放電保護電路電壓電流特性曲線的傳輸線脈沖測試系統，以提高測試結果的精確性。

本發明提供的雙線纜傳輸線脈沖測試系統，包括雙線纜傳輸線脈沖發生結構，此外還包括用于為傳輸線充電的高壓直流電源充電模塊，用于匹配系統阻抗的衰減器結構，以及實現波形邊沿整形的巴塞爾濾波器結構。

一種雙線纜傳輸線脈沖發生系統，包括雙線纜傳輸線脈沖發生結構，其特征在于，還包括用于為傳輸線充電的高壓直流電源充電模塊，用于匹配系統阻抗的衰減器結構，以及實現波形邊沿整形的巴塞爾濾波器結構。

可選的，所述雙線纜傳輸線模塊由兩段等長度，等材質的射頻同軸電纜并聯構成，連接至所述高壓直流電源充電模塊，用于存儲一定量的靜電能量并通過繼電器的快速閉合釋放瞬時的方波脈沖。

可選的，所述繼電器由5V脈沖控制的濕簧水銀繼電器構成，并密封于屏蔽盒中。

可選的，所述衰減器結構由π形異阻式衰減器構成，用于過渡雙纜測試系統阻抗的變化，以及完美地消減反射波形。

可選的，，所述π形異阻式衰減器由無源電阻串并聯構成，并密封于屏蔽盒中。

可選的，，所述濾波器結構由三元巴塞爾濾波器構成，連接在衰減器的后邊，用于產生上升時間為2～10ns靜電脈沖。

可選的，所述濾波器由串臂電感和并臂電容構成，并密封于屏蔽盒中。

可選的，所述傳輸線脈沖測試系統還包括漏電流測試部分，所述漏電流測試部分由皮安表和電壓源構成。

本發明實施例提供的傳輸線脈沖測試系統，TLP測試系統是利用一段短脈沖波測試內置靜電放電保護集成電路的I-V特性的工具。它的基本原理是通過射頻雙纜傳輸線充放電過程，產生瞬時的矩形波脈沖用以模擬人體模式的靜電放電現象沖擊ESD保護電路，從而評價保護電路所能承受的抗ESD能力。

附圖說明

圖1為現有傳輸線脈沖發生系統示意圖；

圖2為本發明優選傳輸線脈沖發生電系統結構示意圖。

具體實施方式

在現有TLP傳輸線脈沖測試系統中，由于阻抗不匹配引起的反射波，對測試結果帶來很大的影響，造成數據結果的偏差。在傳輸線終端加上肖特基二極管，只能用以削弱負向的反射波形，這對阻抗大于傳輸線特性阻抗的被測器件產生的正向反射波是不起作用的。并且當沖電電壓不斷增大，大于肖特基二極管的反向擊穿電壓時，將導致系統失效，形成連續的反射波形，很難得到準確的測試結果。因此它的性能參數和準確性是難以滿足用戶要求的。

本發明人提出可以設計終端開路的雙線纜的傳輸線脈沖放電，用以提高測試脈沖放電能量，并設計異阻式衰減器使得系統得到阻抗匹配。這種方法可以很好地抑制反射波，使同軸線的終端阻抗匹配。