[發明專利]一種可重構的一維卷積處理器有效
| 申請號: | 201410216342.7 | 申請日: | 2014-05-21 |
| 公開(公告)號: | CN103985083B | 公開(公告)日: | 2017-02-01 |
| 發明(設計)人: | 張斌;饒磊;趙季中;王建軍;符歡歡 | 申請(專利權)人: | 西安交通大學 |
| 主分類號: | G06T1/20 | 分類號: | G06T1/20 |
| 代理公司: | 西安通大專利代理有限責任公司61200 | 代理人: | 陸萬壽 |
| 地址: | 710049 *** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 可重構 卷積 處理器 | ||
1.一種可重構的一維卷積處理器,其特征在于:包括輸入控制模塊、行存模塊和可重構一維卷積模塊;可重構一維卷積模塊連接輸入控制模塊和行存模塊,輸入控制模塊連接行存模塊;
輸入控制模塊,用于通過控制信號控制行存模塊輸出不同行數的圖像像素信號,通過控制信號控制可重構一維卷積模塊的一維列向量陣列和一維行向量陣列的連接方式,通過控制信號動態配置卷積模板參數,以此實現多級級聯、不同模板大小的圖像卷積運算;
行存模塊,用于接收圖像信號,存儲圖像像素信息,根據輸入控制模塊的控制信號動態改變輸出的行數,行存模塊同時輸出相應行數的圖像像素信號到可重構一維卷積模塊;
可重構一維卷積模塊,根據行存模塊輸入的圖像信號和輸入控制模塊的控制信號,改變卷積陣列的級聯方式和卷積模板參數,完成不同模板大小的圖像卷積運算,輸出經過卷積運算處理的圖像。
2.根據權利要求1所述的一種可重構的一維卷積處理器,其特征在于:所述可重構一維卷積模塊包括若干6×1一維列向量卷積陣列和若干6×1一維行向量卷積陣列;
6×1一維列向量卷積陣列包括6個第一2輸入乘法器、2個第一3輸入加法器和1個第一2輸入加法器;列向量卷積陣列中的第一2輸入乘法器的一個輸入為一維列向量系數,另一個輸入為圖像行存模塊輸出或者為前一級卷積陣列輸出,第一3輸入加法器的輸入為對應3個第一2輸入乘法器的輸出,第一2輸入加法器的輸入為對應兩個第一3輸入加法器的輸出;
6×1一維行向量卷積陣列包括6個第二2輸入乘法器、2個第二3輸入加法器和1個第二2輸入加法器;行向量卷積陣列中的第二2輸入乘法器的輸入為一維卷積模板系數和同一級列向量陣列輸出,第二3輸入加法器的輸入為對應3個第二2輸入乘法器的輸出,第二2輸入加法器的輸入為對應兩個第二3輸入加法器的輸出。
3.根據權利要求2所述的一種可重構的一維卷積處理器,其特征在于:所述可重構的一維卷積處理器由四個6×1一維列向量卷積陣列和四個6×1一維行向量卷積陣列采用串、并混合的連接方式構成。
4.根據權利要求2所述的一種可重構的一維卷積處理器,其特征在于:行存模塊包括若干存儲單元,存儲單元存儲圖像像素值。
5.根據權利要求2所述的一種可重構的一維卷積處理器,其特征在于:輸入控制模塊、行存模塊、可重構一維卷積模塊共同連接一個寄存器組,所述寄存器組用于寄存輸入控制模塊、行存模塊、可重構一維卷積模塊的配置、運算控制和交互信息。
6.根據權利要求2所述的一種可重構的一維卷積處理器,其特征在于,可重構的一維卷積處理器的硬件實現方法包括:
(1)先列后行的方法:圖像先與一維列向量進行一維卷積運算得到結果再與一維行向量進行卷積運算得到最終的卷積運算結果;
(2)先行后列的方法:圖像先與一維行向量進行一維卷積運算得到結果再與一維列向量進行卷積運算得到最終的卷積運算結果。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安交通大學,未經西安交通大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410216342.7/1.html,轉載請聲明來源鉆瓜專利網。





