[發明專利]一種多層復合氧化物高k介質薄膜晶體管的制備方法

有效

• 申請號: 201410210984.6
• 申請日: 2014-05-19
• 公開（公告）號: CN103956325A
• 公開（公告）日: 2014-07-30
• 發明（設計）人: 單福凱;劉國俠;劉奧;譚惠月
• 申請（專利權）人: 青島大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 青島高曉專利事務所 37104
• 代理人: 黃曉敏

技術領域:

本發明屬于半導體材料薄膜晶體管制備技術領域，涉及一種多層復合氧化物(GTO)高k介電和新型半導體溝道材料銦鈦鋅氧化物(In-Ti-Zn-O，ITZO)四元合金氧化物薄膜的制備工藝，特別是一種多層復合氧化物GTO高k介質薄膜晶體管的制備方法。

背景技術：

近年來，薄膜晶體管(Thin?Film?Transistor，TFT)在有源矩陣驅動液晶顯示器件(Active?Matrix?Liquid?Crystal?Display,AMLCD)中發揮了重要作用，從低溫非晶硅TFT到高溫多晶硅TFT的技術越來越成熟，應用對象也從只能驅動LCD(Liquid?Crystal?Display)發展到既可以驅動LCD又可以驅動OLED(Organic?Light?Emitting?Diodes)和電子紙。隨著半導體工藝水平不斷提高，像素尺寸不斷減小，顯示屏的分辨率也越來越高，TFT作為驅動像素的開關應用于液晶顯示器(TFT-LCD)等顯示器件中,其中柵介電材料禁帶寬度的大小決定漏電流的大小，而它的相對介電常數則決定器件亞閾值擺幅的大小(即能耗大小)。隨著大規模集成電路的發展，作為硅基集成電路核心器件的金屬氧化物半導體晶體管的特征尺寸一直不斷減小，其減小規律遵循摩爾定律。目前的光刻尺寸已達到28nm，CMOS柵極等效氧化物厚度降到1nm以下，柵氧化層的厚度接近原子間距(IEEE?Electron?Device?Lett.2004,25(6):408-410),隨著等效氧化物厚度的減小會引起隧道效應；研究表明SiO₂的厚度由3.5nm減至1.5nm時柵極漏電流由10^-12A/cm²增大到10A/cm²(IEEE?Electron?Device?Lett.1997,18(5):209-211)，較大的漏電流會引起高功耗及相應的散熱問題，這對于器件集成度、可靠性和壽命都造成不利的影響，因此急需研發出新的高介電材料取代傳統SiO₂。目前，在MOS集成電路工藝中廣泛采用高介電常數(高k)柵介質來增大電容密度和減少柵極漏電流，高k材料因其大的介電常數，在與SiO₂具有相同等效柵氧化層厚度(EOT)的情況下，其實際厚度比SiO₂大的多，從而解決了SiO₂因接近物理厚度極限而產生的問題。