[發明專利]基于FPGA的智能誤差補償型積分器及其誤差補償方法

在審

• 申請號: 201410209774.5
• 申請日: 2014-05-15
• 公開（公告）號: CN103986453A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 劉冬梅;趙衛忠;萬寶年;陳波;盧釗
• 申請（專利權）人: 合肥工業大學
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 安徽合肥華信知識產權代理有限公司 34112
• 代理人: 余成俊

1.一種基于FPGA的智能誤差補償型積分器，其特征在于：包括模擬積分電路模塊、模數轉換器模塊、FPGA模塊和數模轉換器模塊；模擬積分電路模塊由運算放大器、電子開關、電容器與電阻構成，運算放大器的正、負輸入端分別連接有一個電阻R1、R2，電阻R1、R2的另一端分別通過節點連接電子開關k₁的兩端，電阻R1與電子開關k₁的連接處還接地，電阻R2與電子開關k₁的連接處分別與積分電容器C、電阻R3連接，積分電容器C的另一端連接單刀雙擲開關k₂，單刀雙擲開關k₂的一個端子連接運算放大器的信號輸出端、另一個端子連接電阻R3的另一端；FPGA控制電子開關k₁、單刀雙擲開關k₂，模擬積分電路模塊的信號輸出端連接模數轉換器模塊的信號輸入端，FPGA分別與模數轉換器模塊的信號輸出端、數模轉換器模塊的信號輸入端連接；以模擬積分電路模塊為基礎，通過FPGA控制電子開關k₁、單刀雙擲開關k₂，當電子開關k₁閉合時，運算放大器的輸入端與地接通，當電子開關k₁斷開時，運算放大器的輸入端與微分信號接通；通過單刀雙擲開關k₂的切換實現積分器電容清零與積分工作的轉換；以FPGA為核心控制器，實現積分器的邏輯控制，產生模數轉換器模塊與數模轉換器模塊的控制信號，模擬積分電路模塊的輸出信號經模數轉換器模塊轉換為數字信號，該數字信號在FPGA中完成積分誤差補償，然后通過數模轉換器模塊轉換成模擬信號用于輸出。

2.根據權利要求1所述的基于FPGA的智能誤差補償型積分器，其特征在于：所述的FPGA模塊采用Altera公司的CycloneⅡ系列FPGA作為控制器；FPGA模塊中包括5個功能模塊：Δv求解子模塊、邏輯控制模塊、誤差補償模塊、ADC控制器與DAC控制器。

3.一種基于FPGA的智能誤差補償型積分器的誤差補償方法，其特征在于，包括以下步驟：

求解模擬積分電路模塊在Δt時間段內的積分誤差Δv，Δt為模數轉換器模塊的采樣間隔時間，并以Δv為基礎，在模數轉換器模塊轉換完成時刻，更新FPGA內的積分誤差寄存器的值，由FPGA中的誤差補償模塊將模數轉換器模塊的轉換結果與積分誤差寄存器的值相減來實現積分誤差補償。

4.根據權利要求3所述的基于FPGA的智能誤差補償型積分器的誤差補償方法，其特征在于，Δv的求解方法，具體方法如下：

由FPGA發出邏輯控制信號，使智能誤差補償型積分器對地積分一段時間，在這段時間內由FPGA產生一個周期為T的方波信號，在該方波信號的上升沿時刻，FPGA連續采集模數轉換器模塊在t_i1、t_i2時刻的轉換結果y_i1、y_i2，其中t_i2＝t_i1+Δt，一共采集m組數據，則有：Δv_i＝y_i2-y_i1，ADC的采樣間隔時間Δt內模擬積分電路的積分誤差為Δv=1mΣi=1mΔvi=1m(Σi=1myi2-Σi=1myi1).]]>