[發明專利]芯片制造工藝和芯片在審
| 申請號： | 201410209548.7 | 申請日： | 2014-05-16 |
| 公開（公告）號： | CN105097492A | 公開（公告）日： | 2015-11-25 |
| 發明（設計）人： | 俞穎;江博淵 | 申請（專利權）人： | 中芯國際集成電路制造（上海）有限公司 |
| 主分類號： | H01L21/3105 | 分類號： | H01L21/3105 |
| 代理公司： | 北京康信知識產權代理有限責任公司 11240 | 代理人： | 吳貴明;張永明 |
| 地址： | 201203 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 芯片 制造 工藝 | ||
1.一種芯片制造工藝，其特征在于，包括對晶圓鈍化層(10)進行平坦化處理。
2.根據權利要求1所述的芯片制造工藝，其特征在于，所述對晶圓鈍化層(10)進行平坦化處理包括：
步驟S1：沉積以得到所述晶圓鈍化層(10)的基礎晶圓鈍化層；
步驟S2：在所述基礎晶圓鈍化層上進一步沉積以得到第一增厚晶圓鈍化層；
步驟S3：對所述第一增厚晶圓鈍化層進行研磨。
3.根據權利要求2所述的芯片制造工藝，其特征在于，所述對晶圓鈍化層(10)進行平坦化處理還包括在所述步驟S3之后的：
步驟S4：再進一步沉積以得到第二增厚晶圓鈍化層；
步驟S5：對所述第二增厚晶圓鈍化層進行研磨。
4.根據權利要求2所述的芯片制造工藝，其特征在于，所述第一增厚晶圓鈍化層為氧化硅。
5.根據權利要求1所述的芯片制造工藝，其特征在于，所述芯片制造工藝還包括在所述對晶圓鈍化層(10)進行平坦化處理后的：
步驟S10：對所述晶圓鈍化層(10)進行刻蝕，以得到第一通孔(11)，芯片的焊墊(20)的一部分暴露在所述第一通孔(11)處；
步驟S20：在所述晶圓鈍化層(10)上沉積金屬層(30)，所述金屬層(30)通過所述第一通孔(11)與所述焊墊(20)電連接。
6.根據權利要求5所述的芯片制造工藝，其特征在于，所述芯片制造工藝還包括在所述步驟S20之后的：
步驟S30：在所述金屬層(30)上沉積封裝鈍化層(40)；
步驟S40：對所述沉積封裝鈍化層(40)進行刻蝕，以得到第二通孔(41)，所述金屬層(30)的一部分暴露在所述第二通孔(41)處；
步驟S50：在所述第二通孔(41)處植入焊球(50)，所述焊球(50)通過所述第二通孔(41)與所述金屬層(30)電連接。
7.根據權利要求1所述的芯片制造工藝，其特征在于，所述晶圓鈍化層(10)的厚度大于1微米。
8.根據權利要求2所述的芯片制造工藝，其特征在于，所述第一增厚晶圓鈍化層的厚度大于所述基礎晶圓鈍化層厚度的三分之一。
9.根據權利要求5所述的芯片制造工藝，其特征在于，所述金屬層(30)的厚度為7.2至10.8微米。
10.根據權利要求6所述的芯片制造工藝，其特征在于，所述封裝鈍化層(40)的厚度為8.2至11.8微米。
11.一種芯片，其特征在于，所述芯片是由權利要求1至10中任一項所述的芯片制造工藝制造而成的。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造（上海）有限公司，未經中芯國際集成電路制造（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410209548.7/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：晶體管的形成方法
- 下一篇：等離子體蝕刻方法和等離子體蝕刻裝置
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
