[發明專利]半導體芯片的試驗裝置以及試驗方法

有效

• 申請號: 201410207194.2
• 申請日: 2014-05-16
• 公開（公告）號: CN104167374B
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 森智禮
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 孫昌浩,魯恭誠

1.一種半導體芯片的試驗裝置，其特征在于，包括：

第一接觸式探針，其一端與主電極接觸，所述主電極與具有主體部和電流檢測用的感測部的半導體芯片的所述主體部連接；

第二接觸式探針，其一端與感測電極接觸；

接觸部件，其固定所述第一接觸式探針和所述第二接觸式探針；

測定單元，其設置于所述第一接觸式探針的另一端和所述第二接觸式探針的另一端之間，測定流過第二接觸式探針的感測電流；

控制電路，其用于控制半導體芯片的開關動作；

導電性支撐體，其支撐所述半導體芯片；

電感，其一端與所述導電性支撐體連接；

電容，其一端與所述電感的另一端連接；

電源，其高電位側與所述電容的一端連接；以及

布線，分別連接有所述第一接觸式探針的另一端、所述電容的另一端以及所述電源的低電位側并連接到接地電極，

其中，用所述測定單元測定所述感測部的動態雪崩電流。

2.如權利要求1所述的半導體芯片的試驗裝置，其特征在于，所述測定單元包括：

感測電阻，其連接于所述第一接觸式探針和所述第二接觸式探針之間，用于檢測流過所述第二接觸式探針的感測電流；

電壓測定器，其用于檢測在所述感測電阻上產生的感測電壓。

3.如權利要求2所述的半導體芯片的試驗裝置，其特征在于，

所述感測電阻的電阻值為100Ω～3kΩ。

4.一種半導體芯片的試驗方法，是使用所述權利要求1至3中的任一項所記載的所述半導體芯片的試驗裝置來進行的半導體芯片的試驗方法，其特征在于，包括：

將所述第一接觸式探針以及所述第二接觸式探針分別與所述半導體芯片的所述主體部和所述感測部連接的步驟；

通過所述電源將試驗電壓施加于所述電容而對該電容充電的步驟；

充電后，輸入所述半導體芯片的柵電壓，使集電極電流經由所述電感流過所述半導體芯片的主體部和感測部的步驟；

使所述半導體芯片進行開關動作，并使所述半導體芯片的集電極電壓上升，使所述半導體芯片被動態雪崩擊穿的步驟；

根據所述動態雪崩擊穿時的動態雪崩電壓，使動態雪崩電流流過所述半導體芯片的所述感測部的步驟；

借助感測電阻將所述動態雪崩電流變換為感測電壓的步驟，

其中，測定所述感測電壓是否存在跳變，將出現跳變的半導體芯片作為不合格品。

5.如權利要求4的半導體芯片的試驗方法，其特征在于，

將所述感測電壓的跳變的相對于地電位的峰值超過在所述半導體芯片的柵極施加的負的柵電壓的絕對值與所述半導體芯片的柵絕緣膜的絕緣破壞電壓相加而得到的電壓值的一半的半導體芯片作為不合格品。

6.如權利要求4或5所述的半導體芯片的試驗方法，其特征在于，所述半導體芯片是具有感測部的絕緣柵型雙極晶體管芯片。