[發明專利]一種提高store指令執行效率的流水線結構及方法

有效

• 申請號: 201410206731.1
• 申請日: 2014-05-15
• 公開（公告）號: CN103984530A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 陳慶宇;吳龍勝
• 申請（專利權）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

1.一種提高store指令執行效率的流水線結構，其特征在于，包括通過流水級間寄存器依次相連接的譯碼模塊、執行模塊、訪存模塊和提交模塊，提交模塊、譯碼模塊還分別與四端口寄存器文件相連接，提交模塊向四端口寄存器文件寫入操作數，譯碼模塊向四端口寄存器文件同時請求store指令所需的三個操作數；

所述的譯碼模塊與四端口寄存器文件之間設有三套請求/返回操作數的數據線，每套請求/返回操作數的數據線進行一個操作數的傳輸；譯碼模塊中還設有三套相同的相關判斷邏輯，分別對三個操作數進行相關性判斷；

所述的四端口寄存器文件包括一個與提交模塊相連接的寫端口和與譯碼模塊相連接的三個讀端口，寫端口中的寫地址、寫使能分別與寫地址譯碼模塊相連接，寫端口中的寫數據與寄存器陣列相連接；寄存器陣列與數據選擇模塊相連接，數據選擇模塊還通過讀地址譯碼模塊分別與三個讀端口相連接，數據選擇模塊根據讀端口發出的讀控制信號讀取寄存器陣列中的操作數。

2.如權利要求1所述的提高store指令執行效率的流水線結構，其特征在于，所有的流水級間寄存器設有統一的使能信號，使能信號控制流水線的阻塞和推進；store類指令在進入該流水線結構后經過四級執行完畢。

3.如權利要求1所述的提高store指令執行效率的流水線結構，其特征在于，所述的譯碼模塊分別接收來自提交模塊、訪存模塊和執行模塊的執行信息，執行信息包括各模塊中的指令執行狀態及執行結果；譯碼模塊收到執行信息后利用相關判斷邏輯進行計算地址所需的兩個操作數與待寫操作數是否相關的判斷；若相關則通過旁路進行執行結果的傳輸，若不相關則同時向四端口寄存器文件請求所需的三個操作數，四端口寄存器文件將所請求的操作數通過寄存器文件讀數據總線單向傳遞給譯碼模塊。

4.如權利要求1所述的提高store指令執行效率的流水線結構，其特征在于，所述的四端口寄存器文件中，當提交模塊發出的寫控制信號中的寫使能有效時，寫地址譯碼模塊產生與寫地址對應的寄存器的寫使能，寫地址譯碼模塊將產生的寫實能連接至寄存器陣列中對應的寄存器，進行寫操作，將寫控制信號中的32位寫數據寫入寄存器陣列；

當譯碼模塊發出的讀控制信號的讀使能有效時，讀地址譯碼模塊產生與讀地址對應的寄存器的讀使能，連接至數據選擇模塊，數據選擇模塊選擇對應的數據驅動32位讀數據總線，將操作數發送給譯碼模塊。

5.一種提高store指令執行效率的流水線控制方法，其特征在于，包括以下操作：

Step1：將來自指令分發單元或取指模塊的指令送入譯碼模塊進行譯碼；

Step2：譯碼模塊對指令類型進行甄別，如果當前指令為store類指令，譯碼模塊根據其接收來自提交模塊、訪存模塊和執行模塊的執行信息，利用相關判斷邏輯進行計算地址所需的兩個操作數與待寫操作數是否相關的判斷；

若相關則通過旁路進行執行結果的傳輸，若不相關則根據store類指令的編碼格式，同時向四端口寄存器文件請求三個操作數，其中兩個操作數用于計算寫地址，一個操作數為待寫的數據；四端口寄存器文件則將提交模塊寫入的與store類指令相對應的操作數通過寄存器文件讀數據總線返回給譯碼模塊，譯碼模塊將獲取的操作數通過流水級間寄存器傳遞給執行模塊；

如果當前指令為非store類指令，則保持原有譯碼邏輯不變；

Step3：執行模塊根據用于計算寫地址的操作數計算訪存操作的地址，并將訪存操作的地址和待寫的數據繼續通過流水級間寄存器向訪存模塊傳遞；

Step4：訪存模塊首先檢查訪存操作的地址是否對齊，如果地址對齊，則發起寫存儲器的操作；如果地址不對齊則放棄訪存，置異常標志位有效并通過流水級間寄存器向提交模塊傳遞；

Step5：提交模塊檢查異常標志位，若收到異常標志位有效，則進行異常處理；或者提交模塊將異常信息提交到重排序單元進行相關的異常處理；否則不進行任何操作。

6.如權利要求5所述的提高store指令執行效率的流水線控制方法，其特征在于，若store指令所需要的三個操作數的讀地址與所接收的執行信息所包含的寫地址一致時，則為相關，通過旁路將所標注的執行結果分別傳遞給信號rs1、rs2和rd；否則為不相關，通過寄存器文件讀控制信號向四端口寄存器文件請求操作數，四端口寄存器文件的輸出通過寄存器文件讀數據總線單向傳遞給譯碼模塊。

7.如權利要求5所述的提高store指令執行效率的流水線控制方法，其特征在于，當提交模塊發出的寫控制信號中的寫使能有效時，寫地址譯碼模塊產生與寫地址對應的寄存器的寫使能，寫地址譯碼模塊將產生的寫實能連接至寄存器陣列中對應的寄存器，進行寫操作，將寫控制信號中的32位寫數據寫入寄存器陣列；

當讀控制信號的讀使能有效時，讀地址譯碼模塊產生與讀地址對應的寄存器的讀使能，連接至數據選擇模塊，數據選擇模塊選擇對應的數據驅動32位讀數據總線，將操作數發送給譯碼模塊。