[發明專利]銅互連的制備方法

有效

• 申請號: 201410200924.6
• 申請日: 2014-05-13
• 公開（公告）號: CN103985668B
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 鐘旻
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,林彥之

技術領域

本發明屬于半導體技術領域，具體地說，涉及一種銅互連的制備方法。

背景技術

銅互連技術是指在半導體集成電路互連層的制作中采用銅金屬材料取代傳統鋁金屬互連材料的新型半導體制造工藝。由于采用銅互連線可以降低互連層的厚度，使得互連層間的分布電容降低，從而使得頻率提高成為可能。但是，隨著晶片尺寸越來越大，工藝技術代越來越小，集成度越來越高，對器件的可靠性要求越發嚴格，對現有銅互連工藝也提出了更高的要求。

圖1為現有技術中銅互連的制備方法的流程圖；如圖1所示，其包括：

S101、在晶圓的上表面沉積低k值介質層；

圖2為步驟S101處理之后的半成品結構示意圖；如圖2所示，晶圓101的上表面沉積有低k值介質層102。

S102、采用光刻和刻蝕工藝在介質層上形成通孔或溝槽。

圖3為步驟S102處理之后的半成品結構示意圖；如圖3所示，采用光刻和刻蝕工藝在介質層102上形成了通孔或溝槽103，該通孔或溝槽103用于在后續工藝中形成銅導線。

S103、采用物理氣相沉積工藝沉積銅的阻擋層和銅籽晶層。

圖4為步驟S103處理之后的半成品結構示意圖；如圖4所示，采用物理氣相沉積工藝(physical vapor deposition，簡稱PVD)沉積了銅的阻擋層104和銅籽晶層105。

S104、采用電化學電鍍工藝沉積銅互連層。

圖5為步驟S104處理之后的半成品結構示意圖；如圖5所示，采用電化學電鍍(Electrochemical Polymerization，ECP)工藝沉積了銅互連層106。

S105、對銅進行退火，形成銅互連層。

圖6為步驟S105處理之后的半成品結構示意圖；如圖6所示，對銅進行退火形成了銅互連層107。

S106、用化學機械拋光將銅互連層拋光至介質層表面，形成銅導線。

圖7為步驟S106處理之后的半成品結構示意圖；如圖7所示，采用化學機械拋光(chemical mechanical planarization，CMP)將銅互連層拋光至介質層102表面，形成銅導線108。

在上述圖1所示的銅互連的制備方法中，在步驟S104銅電鍍時，由于晶片上各區域的圖形密度、大小不同，導致銅電鍍的銅厚度不同，比如在圖形尺寸較小、密度較高的區域銅層會更厚，即出現過電鍍現象。在后續步驟S106的銅拋光處理中，一方面由于拋光前表面形貌不同，在不同區域的拋光壓力會有所差異；另一方面由于采用遠高于阻擋層和介質層的拋光速率的選擇性的拋光液，晶片上圖形密度的差異會影響拋光后的表面質量，如圖形尺寸較大的區域或圖形密度高的區域有腐蝕坑109，在某些區域有銅殘留110。因此，由于腐蝕坑109和銅殘留110的存在，降低了銅互連中銅的有效厚度和器件的可靠性。

從改善傳統銅互連中的銅表面形貌解決圖1所示銅互連工藝中存在的缺陷，中國公開專利CN102856249A公開了一種解決方案，采用了沉積薄膜熱回流的方法，即在銅電鍍后沉積一層薄膜進行熱回流來消除銅電鍍晶片上由于圖形密度不同造成的銅厚度不同。但是這種方法有兩種缺陷：

1)熱回流的高溫會導致低k值的介質材料性質不穩定，造成40nm以下工藝代銅互連器件性能的降低；

2)在銅互連中引入新的材料，對工藝的穩定性帶來風險。

另外一篇中國公開專利CN102222638A公開了另外一種解決方案，在第一步銅拋光到介質層后沉積硅化物，然后再第二步拋光來解決銅殘留的問題。但是，該方案由于硅化物沉積的高溫和氧氣的影響，容易導致表面暴露的銅被氧化，銅導線的電阻率升高，導致器件性能降低。

綜上，現有技術中并沒有提供一通銅互連的制備方法，以有效消除銅電鍍和/或銅拋光過程中圖形密度造成的表面缺陷如腐蝕坑、銅殘留，改善銅的有效厚度和器件性能。

發明內容

本發明所要解決的技術問題是提供一種銅互連的制備方法，用以有效避免銅電鍍和/或銅拋光過程中圖形密度造成的表面缺陷如腐蝕坑、銅殘留，改善銅的有效厚度和器件性能。

為了解決上述技術問題，本發明提供了一種銅互連的制備方法，其包括：

在晶圓的上表面設置介質層，并對所述介質層進行處理形成通孔和/或溝槽，并在形成有通孔或溝槽的介質層上表面從下到上依次形成銅的阻擋層和銅籽晶層；