[發(fā)明專利]CHIRP信號(hào)的脈沖壓縮方法及其無(wú)線信號(hào)收發(fā)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201410199098.8
• 申請(qǐng)日: 2014-05-12
• 公開（公告）號(hào): CN105099503B
• 公開（公告）日: 2017-11-10
• 發(fā)明（設(shè)計(jì)）人: 燕力欣
• 申請(qǐng)（專利權(quán)）人: 燕力欣
• 主分類號(hào): H04B1/7163
• 分類號(hào): H04B1/7163
• 代理公司: 北京北新智誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司11100
• 代理人: 趙郁軍,陳小鈺

技術(shù)領(lǐng)域

本發(fā)明涉及CHIRP信號(hào)(線性調(diào)頻信號(hào))的脈沖壓縮方法，以及基于該脈沖壓縮方法的無(wú)線信號(hào)收發(fā)器。

背景技術(shù)

CHIRP信號(hào)作為一種線性調(diào)頻信號(hào)，用數(shù)學(xué)公式表示其瞬時(shí)頻率為：

f(t)＝f₀+st 0＜t＜T

其中，f₀為CHIRP信號(hào)的起始頻率，s表示其頻率變化斜度，當(dāng)s＞0時(shí)表示CHIRP信號(hào)的頻率在信號(hào)周期內(nèi)為不斷增加的，稱為UP CHIRP(升序線性調(diào)頻信號(hào))；當(dāng)s＜0時(shí)表示CHIRP信號(hào)的頻率在信號(hào)周期內(nèi)為不斷減低的，稱為DOWN CHIRP(降序線性調(diào)頻信號(hào))。從上式中可以看出任意時(shí)刻的瞬時(shí)頻率與該時(shí)刻一一對(duì)應(yīng)，這也是CHIRP信號(hào)的內(nèi)在規(guī)律。

在CHIRP信號(hào)處理中，廣泛使用DDL(色散延遲線)產(chǎn)生CHIRP信號(hào)并實(shí)現(xiàn)脈沖壓縮。傳統(tǒng)的DDL(色散延遲線)采用SAW(聲表面波)器件實(shí)現(xiàn)，一旦完成，其參數(shù)特征即被確定而無(wú)法調(diào)整。若一個(gè)CHIRP信號(hào)BT值(B指帶寬，T指周期)要求較高時(shí)，特別是T值較大時(shí)，器件的制作成本變得很高，體積很大，不宜在現(xiàn)代通信系統(tǒng)中采用。現(xiàn)有的數(shù)字式DDL實(shí)現(xiàn)方法通常采用數(shù)字濾波器的設(shè)計(jì)方法，會(huì)利用到DFT和IDFT兩種變換算法，消耗大量的機(jī)器計(jì)算周期時(shí)間資源，成本較高，且在T值較大時(shí)不宜實(shí)現(xiàn)。

發(fā)明內(nèi)容

本發(fā)明提出一種CHIRP信號(hào)的脈沖壓縮方法，以解決現(xiàn)有技術(shù)中對(duì)CHIRP信號(hào)進(jìn)行脈沖壓縮時(shí)計(jì)算周期長(zhǎng)，需要對(duì)CHIRP信號(hào)進(jìn)行同步，系統(tǒng)復(fù)雜和成本高的技術(shù)問(wèn)題。

本發(fā)明還提出基于上述CHIRP信號(hào)的脈沖壓縮方法的無(wú)線信號(hào)收發(fā)器。

本發(fā)明的CHIRP信號(hào)的脈沖壓縮方法采用如下技術(shù)方案：本CHIRP信號(hào)的脈沖壓縮方法，設(shè)CHIRP信號(hào)為：C₁，C₂，C₃，......C_k......C_K，1≤k≤K，其中K為完成一次通信所需要發(fā)送的CHIRP信號(hào)周期數(shù)；對(duì)周期C_k的脈沖壓縮處理包括以下步驟：

S1、分析取得瞬時(shí)信號(hào)中的所有瞬時(shí)頻率分量，并分離出每個(gè)瞬時(shí)頻率分量對(duì)應(yīng)的幅度，得到各瞬時(shí)頻率分量的幅度和相位；

S2、開辟存儲(chǔ)空間M_n存放步驟S1得到的各瞬時(shí)頻率分量的幅度和相位；存儲(chǔ)空間M_n的位置順序?qū)?yīng)各瞬時(shí)頻率分量的順序；

S3、設(shè)瞬時(shí)頻率分量f_n在對(duì)應(yīng)CHIRP周期中出現(xiàn)的相對(duì)時(shí)刻為t_n，令瞬時(shí)頻率分量f_n出現(xiàn)的相對(duì)時(shí)刻t_n距離瞬時(shí)頻率分量f_n所在周期結(jié)束的時(shí)間長(zhǎng)度為T_n，通過(guò)T_n＝T-t_n計(jì)算得出T_n；

S4、開辟另一存儲(chǔ)空間M_T用于重新排列C_k中各個(gè)時(shí)刻的不同瞬時(shí)頻率分量的幅度，排列順序以T_n為參考，將每個(gè)瞬時(shí)頻率分量f_n的幅度值存放在T_n對(duì)應(yīng)的存儲(chǔ)空間M_T的空間中，并將所有重疊在存儲(chǔ)空間M_T的同一個(gè)空間中的瞬時(shí)頻率分量的幅度疊加在存儲(chǔ)空間M_T的一個(gè)空間中；

其中，T為CHIRP信號(hào)周期，0≤n≤N。

在上述步驟S3中，對(duì)所述T_n進(jìn)行預(yù)先計(jì)算，并將計(jì)算得出的T_n與瞬時(shí)頻率分量f_n幅度和相位數(shù)組對(duì)應(yīng)存放在存儲(chǔ)空間M_n中。

本發(fā)明基于CHIRP信號(hào)的脈沖壓縮方法的無(wú)線信號(hào)收發(fā)器采用如下技術(shù)方案：基于上述CHIRP信號(hào)的脈沖壓縮方法的無(wú)線信號(hào)收發(fā)器，包括接口控制器、節(jié)電控制器、IQ調(diào)制器、IQ解調(diào)器、帶通濾波器及收發(fā)天線，

還包括微處理器及FPGA；所述微處理器分別與FPGA、接口控制器及節(jié)電控制器連接；在上行鏈路中，F(xiàn)PGA經(jīng)IQ調(diào)制器、帶通濾波器與收發(fā)天線連接；在下行鏈路中，F(xiàn)PGA經(jīng)IQ解調(diào)器、帶通濾波器與收發(fā)天線連接；

所述微處理器與FPGA進(jìn)行通信，實(shí)現(xiàn)雙向數(shù)據(jù)傳輸和向FPGA發(fā)送控制指令；所述FPGA用于發(fā)生CHIRP信號(hào)、對(duì)CHIRP信號(hào)進(jìn)行脈沖壓縮處理、MAC協(xié)議分析及MAC數(shù)據(jù)包合成。