[發明專利]一種用于硅通孔形貌修正的SiCoNi蝕刻方法

有效

• 申請號: 201410192806.5
• 申請日: 2014-05-08
• 公開（公告）號: CN103972161B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 雷通;桑寧波
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 王宏婧

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種用于硅通孔形貌修正的SiCoNi蝕刻方法。

背景技術

隨著集成電路的集成度的提高，利用現代電子封裝技術實現高密度的集成(包括2.5D，3D集成技術)，成為集成電路系統級集成的重要技術途徑。在眾多封裝技術中，硅通孔(Through-Silicon-Via，TSV)技術成為目前研究的熱點，TSV技術很多優勢，例如：互連長度可以縮短到與芯片厚度相等，采用垂直堆疊的邏輯模塊取代水平分布的邏輯模塊；顯著的減小RC延遲和電感效應等。TSV技術包括如下的關鍵工藝：提供半導體襯底，所述半導體襯底表面可以形成有芯片；在所述半導體襯底內形成通孔，所述形成通孔的工藝為等離子刻蝕工藝；在所述通孔的側壁形成絕緣層；在側壁形成有絕緣層的通孔沉積擴散阻擋層；在側壁形成有絕緣層和擴散阻擋層的通孔填入導電物質；減薄所述半導體襯底并進行對應堆疊。

TSV技術中最為關鍵的是刻蝕，即TSV通孔的形成。半導體硅片襯底通常很厚(700um左右)，目前業界常用的技術為波什刻蝕工藝(Bosch process)，波什刻蝕能夠形成深寬比相當高的垂直通孔。但是，由于在工藝過程中交替地使用含有不同等離子體的兩步進行刻蝕，因此形成的通孔側壁不光滑，凸凹不平，形似波浪，也被稱為扇貝形貌(scalloping or roughness)100，如圖1所示。這將使得后續的在通孔側壁形成的絕緣層的工藝相當困難。除此之外，還會對后續氧化硅絕緣層、銅阻擋層以及銅籽晶層的保形覆蓋帶來困難。進而影響整 個TSV的互連特性，從而使整個器件失效。

SiCoNi蝕刻技術通常用于金屬沉積前的預清洗，其作用是去除表面的氧化硅，降低接觸電阻。最大的特點是SiO2/Si的刻蝕選擇比很高(>20：1)。SiCoNi反應腔的晶圓基板(Pedestal)一般溫度保持在35℃左右，晶圓上方的展示頭(Showerhead)具有加熱功能，溫度保持在180C左右。SiCoNi蝕刻過程的反應過程可以簡述為三個主要步驟1.刻蝕劑形成；2.低溫下刻蝕(所形成的刻蝕副產物為固態，會覆蓋在表面阻擋進一步蝕刻)；3.高溫揮發去除刻蝕副產物。

但是，因為SiCoNi蝕刻技術對硅的刻蝕速率很低，所以無法直接用于TSV通孔側壁的蝕刻。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種用于硅通孔形貌修正的SiCoNi蝕刻方法，能夠消除或減小波什刻蝕工藝在TSV通孔上形成的扇貝結構，得到平滑的硅通孔側壁。

為了實現上述技術目的，根據本發明，提供了一種用于硅通孔形貌修正的SiCoNi蝕刻方法，其中在通過波什刻蝕方式在晶圓的半導體襯底內形成側壁形成有二氧化硅絕緣層的通孔之后依次執行下述步驟：第一步驟，用于在反應腔中產生刻蝕劑，其中半導體襯底布置在反應腔中的刻蝕初始位置；第二步驟，用于利用所產生的刻蝕劑在反應腔中對通孔側壁形成的二氧化硅絕緣層進行刻蝕；第三步驟，用于使得晶圓進入反應腔中的加熱位置；第四步驟，用于在大于100℃的溫度下對晶圓加熱以對晶圓執行退火工藝；

第五步驟，用于在退火工藝之后抽走反應腔中的氣體；第六步驟，用于利用氧氣對晶圓執行等離子處理；第七步驟，用于使晶圓返回至反應腔中的刻蝕初始位置。

優選地，所述半導體襯底表面形成有芯片。

優選地，第一步驟通過下述化學反應產生刻蝕劑：

優選地，第二步驟通過化學反應進行刻蝕：

NH₄F+SiO₂→(NH₄)₂SiF₆(solid)+H₂O或

NH₄F.HF+SiO₂→(NH₄)₂SiF₆(solid)+H₂O。

優選地，第四步驟通過化學反應進行退火工藝：

(NH₄)₂SiF₆(solid)→SiF₄(g)+NH₃(g)+HF(g)。

優選地，第四步驟在160-200℃的溫度下對晶圓加熱以對晶圓執行退火工藝。