[發明專利]并行原子遞增

有效

• 申請號: 201410191687.1
• 申請日: 2014-05-08
• 公開（公告）號: CN104166539B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: B·勒納;J·L·瑞德福德
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 金曉

1.一種計算機可執行的方法，包括：

接收對于同一存儲器位置的多個同步讀取請求；

返回存儲在所述存儲器位置中的值和所述多個同步讀取請求的數目的可逆函數的值；

計算存儲在所述存儲器位置中的值和所述多個同步讀取請求的數目的總和；

將該總和寫回到所述存儲器位置。

2.根據權利要求1所述的方法，其中，所述多個同步讀取請求是由多個處理單元提供的，每個處理單元都具有次序指定，并且，其中返回存儲在所述存儲器位置中的值和所述多個同步讀取請求的數目的可逆函數的值的步驟包括向每個處理單元返回存儲在所述存儲器位置中的值和其次序指定低于或等于該處理單元的次序指定的處理單元提供的同步讀取請求的數目。

3.根據權利要求2所述的方法，其中，將該總和寫回到所述存儲器位置的步驟包括，每一個處理單元試圖將總和寫回到所述存儲器位置，并接受來自具有最高次序指定的處理單元的總和。

4.根據權利要求1所述的方法，其中，所述多個同步讀取請求是由多個處理單元提供的，并且，其中返回存儲在所述存儲器位置中的值和所述多個同步讀取請求的數目的可逆函數的值的步驟包括向每個處理單元返回存儲在所述存儲器位置中的值和所述多個同步讀取請求的數目。

5.根據權利要求1所述的方法，其中，計算總和進一步包括：對于每個同步讀取請求檢查使能操作器的狀態，并且僅在使能操作器處于使能狀態時將該同步讀取請求包含在總和中。

6.一種微處理器，包括：

被配置為同步訪問同一存儲器位置的多個處理單元；

其中微處理器被配置為，當由所述多個處理單元同步訪問所述同一存儲器位置時，將包含在所述同一存儲器位置中的值和同步訪問了所述同一存儲器位置的處理單元的數目的可逆函數的值返回到所述多個處理單元中的至少一個處理單元。

7.根據權利要求6所述的微處理器，其中所述微處理器被進一步配置為將包含在所述同一存儲器位置中的值返回到同步訪問了所述同一存儲器位置的每一個處理單元。

8.根據權利要求7所述的微處理器，其中：

每個處理單元被分配次序指定；

所述可逆函數的值是，對于給定處理單元，同步訪問了所述同一存儲器位置并且其次序指定低于或等于該給定處理單元的次序指定的處理單元的數目。

9.根據權利要求8所述的微處理器，其中，所述微處理器被配置為將所述可逆函數的值返回到同步訪問了所述同一存儲器位置的每一個處理單元。

10.根據權利要求9所述的微處理器，其中，所述微處理器被進一步配置為從多個處理單元接收對于所述同一存儲器位置的多個寫請求。

11.根據權利要求10所述的微處理器，其中，所述微處理器被進一步配置為只接受來自具有最高次序指定的處理單元的寫請求。

12.根據權利要求6所述的微處理器，其中，所述微處理器被進一步配置為將所述可逆函數的值返回到同步訪問該同一存儲器位置的每一個處理單元。

13.根據權利要求6所述的微處理器，其中，所述微處理器被進一步配置為將包含在所述同一存儲器位置中的值和所述可逆函數的值返回到同步訪問該同一存儲器位置的每一個處理單元。

14.根據權利要求13所述的微處理器，其中所述可逆函數是統一的。

15.根據權利要求6所述的微處理器，其中所述可逆函數是統一的。

16.根據權利要求6所述的微處理器，其中，每一個處理單元有關聯的使能操作器，并且，所述微處理器被進一步配置為只在處理單元的使能操作器處于使能狀態時才認為該處理單元已同步訪問了所述同一存儲器位置。

17.一種提供矢量命中指令的系統，包括：

用于在第一時分期間從多個處理單元接收指向相同的存儲器位置的多個同步讀取請求的單元；以及

用于在第二時分時向所述多個處理單元中的至少一個返回值的單元，該值為在第一時分期間提供了對所述存儲器位置的同步讀取請求的處理單元的數目的可逆函數。

18.根據權利要求17所述的系統，其中，進一步包括用于將存儲在所述存儲器位置中的值返回給所述至少一個處理單元的單元。