[發明專利]存儲器設備

有效

• 申請號: 201410189711.8
• 申請日: 2014-05-07
• 公開（公告）號: CN104143354B
• 公開（公告）日: 2018-09-21
• 發明（設計）人: M.劉易斯;P.杜普利斯
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: G11C7/18
• 分類號: G11C7/18;H03K19/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 杜荔南;胡莉莉

1.一種具有主存儲器元件（110）的存儲器設備（100），其特征在于，存儲器設備（100）包括分析設備（120），所述分析設備（120）被構造為確定主存儲器元件（110）是否經歷狀態改變（212）并且將副存儲器元件（130）操控為，使得當

（a）主存儲器元件（110）經歷狀態改變（212）時，副存儲器元件（130）不實施狀態改變（212）；以及當

（b）主存儲器元件（110）未經歷狀態改變（212）時，副存儲器元件（130）實施狀態改變（212）。

2.根據權利要求1所述的存儲器設備（100），其中分析設備（120）具有比較器，并且其中主存儲器元件（110）的輸入端（112）和相關輸出端（116）與所述比較器連接，其中所述比較器的輸出端（134）與副存儲器元件（130）的輸入端（132）連接，并且其中所述比較器被構造為將副存儲器元件（130）操控為，使得

（a）如果所述比較器識別到主存儲器元件（110）的輸入端（112）和輸出端（116）處的位值相等，則副存儲器元件（130）改變其輸出端（136）處的位值；以及

（b）如果所述比較器識別到主存儲器元件（110）的輸入端（112）和輸出端（116）處的位值不相等，則副存儲器元件（130）不改變其輸出端（136）處的位值。

3.根據權利要求1或2所述的存儲器設備（100），其中主和副存儲器元件（110，130）是邊沿觸發寄存器。

4.根據權利要求1或2所述的存儲器設備（100），其中主和副存儲器元件（110，130）被構造為大致同時改變在其輸出端（116，136）處的位值。

5.根據權利要求1或2所述的存儲器設備（100），其中主存儲器元件（110）包括至少一個D觸發器并且副存儲器元件（130）包括至少一個T觸發器。

6.根據權利要求1或2所述的存儲器設備（100），其中主存儲器元件（110）包括至少一個D觸發器并且副存儲器元件（130）包括至少一個D觸發器。

7.根據權利要求1或2所述的存儲器設備（100），其中副存儲器元件（130）的輸出端（136）被施加有電容負載（138），使得副存儲器元件（130）的輸出端（136）處的整個電容負載大致能夠與主存儲器元件（110）的相應輸出端（116）處的整個電容負載相比較。

8.根據權利要求1或2所述的存儲器設備（100），其中主存儲器元件（110）、分析設備（120）和副存儲器元件（130）借助于CMOS單元即互補金屬氧化物半導體單元，被實施在共同的集成電路中，或者被實施為ASIC即專用集成電路，或者被實施為FPGA即現場可編程門陣列。

9.根據權利要求2所述的存儲器設備（100），其中所述比較器包括至少一個異或門。

10.一種存儲器寄存器，其特征在于，其包括至少兩個根據前述權利要求中任一項所述的存儲器設備（100）。

11.一種用于運行具有主存儲器元件（110）和副存儲器元件（130）的存儲器設備（100）的方法，其中借助于分析設備（120）來確定主存儲器元件（110）是否經歷狀態改變（212），并且其中副存儲器元件（130）被分析設備（120）操控為，使得當

（a）主存儲器元件（110）經歷狀態改變（212）時，副存儲器元件（130）不實施狀態改變（212）；以及當

（b）主存儲器元件（110）未經歷狀態改變（212）時，副存儲器元件（130）實施狀態改變（212）。

12.根據權利要求11所述的方法，其中該方法被用于妨礙針對密鑰裝置的旁路攻擊。

13.一種機器可讀的存儲介質，所述存儲介質具有存儲在其上的計算機程序，所述計算機程序用于改變和/或補充用于描述至少一個具有主存儲器元件（110）的存儲器設備（100）的網表和/或源程序正文，其特征在于，所述計算機程序針對相應的主存儲器元件（110）在所述網表或源程序正文中補充關于根據權利要求1至9中任一項所述的分析設備（120）和副存儲器元件（130）的信息。