[發明專利]適用于片上系統的掃描測試控制電路

有效

• 申請號: 201410186205.3
• 申請日: 2014-05-05
• 公開（公告）號: CN103983912B
• 公開（公告）日: 2017-07-11
• 發明（設計）人: 王金城
• 申請（專利權）人: 三星半導體（中國）研究開發有限公司;三星電子株式會社
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 王兆賡

技術領域

本發明涉及片上系統(SOC)，更具體地講，涉及一種適用于SOC的掃描測試控制電路，所述掃描測試控制電路能夠有效地減少測試功耗并提高測試通過率。

背景技術

隨著片上系統(SOC)的規模發展得越來越大，出于功耗的考慮，電源門控(power gating)設計方法被廣泛應用在SOC芯片設計領域。與此同時，由于SOC的規模增大，掃描測試硬件和軟件的要求也越來越高，因此對SOC芯片進行分組掃描測試越來越普及。

圖1是示出具有電源門控模塊和非電源門控模塊的SOC的示圖。參照圖1，P1…Pn表示電源門控模塊，N1…Nn表示非電源門控模塊，電源門控模塊P1…Pn具有門控邏輯，箭頭表示各個模塊的輸入和輸出。在圖1中，門控邏輯由PMOS晶體管實現。然而，門控邏輯也可由NMOS晶體管實現。

圖2是示出根據現有技術的SOC的掃描測試的示例的示圖。參照圖2，電源門控模塊的PMOS晶體管由相關邏輯進行控制。每個電源門控模塊的門控電路在掃描測試模式下(即，掃描模式信號(scan mode)＝1)，無論電源門控信號如何，各個電源門控模塊都是上電的。即，當scan mode＝1時，PMOS晶體管導通，從而將電源電壓提供給電源門控模塊。也就是說，在現有測試方法中，SOC芯片的所有模塊都處于上電狀態。然而，往往需要測試的區域僅是一小部分，這樣時鐘信號和組合邏輯變化信號會傳遞到非測試邏輯，從而帶來大量的動態功耗，還會導致IR-Drop問題。

發明內容

因此，本發明的目的在于提供一種適用于片上系統的掃描測試控制電路，所述掃描測試控制電路能夠實現局部上電模塊掃描測試并且能夠防止掉電模塊輸出的不定態信號對非電源門控模塊的影響，從而有效地降低功耗。

根據本發明的一方面，提供一種適用于片上系統的掃描測試控制電路，所述片上系統包括多個電源門控模塊和多個非電源門控模塊，所述掃描測試控制電路包括：與所述多個電源門控模塊對應的多個二選一電路，每個二選一電路的第一輸入端接收電源門控信號，第二輸入端接收掃描測試模式的電源門控信號，控制端接收掃描模式信號，輸出端連接到電源門控模塊的門控晶體管的柵極；多個屏蔽電路，每個屏蔽電路連接在一個電源門控模塊和一個非電源門控模塊之間，選擇性地輸出0或1。

優選地，當掃描模式信號為0時，電源門控模塊處于非掃描測試狀態，并且二選一電路將電源門控信號輸出到電源門控模塊的門控晶體管的柵極，以使門控晶體管根據電源門控信號導通或截止；當掃描模式信號為1時，電源門控模塊處于掃描測試狀態，并且二選一電路將掃描測試模式的電源門控信號輸出到電源門控模塊的門控晶體管的柵極，以使門控晶體管根據掃描測試模式的電源門控信號導通或截止。

優選地，當門控晶體管導通時，門控晶體管將電源電壓提供給電源門控模塊。

優選地，所述掃描測試控制電路還包括：非門，輸入端接收掃描測試模式的電源門控信號，其中，屏蔽電路是與門，與門的兩個輸入端分別接收非門的輸出信號和電源門控模塊的輸出信號。

優選地，所述掃描測試控制電路還包括：多個緩沖器，每個緩沖器的輸入端接收掃描測試模式的電源門控信號，其中，屏蔽電路是或門，或門的兩個輸入端分別接收緩沖器的輸出信號和電源門控模塊的輸出信號。

根據本發明，在對SOC中的部分電源門控模塊進行掃描測試時，其他電源門控模塊可以掉電，并且掉電的電源門控模塊的輸出信號別屏蔽。這樣，SOC中的非電源門控模塊不會受到掉電的電源門控模塊的影響，并且可降低測試功耗，減少邏輯狀態的翻轉，進而減少IR-drop，提高測試通過率。

附圖說明

通過下面結合附圖對實施例進行的描述，本發明的這些和/或其他方面和優點將會變得清楚和更易于理解，在附圖中：

圖1是示出具有電源門控模塊和非電源門控模塊的SOC的示圖；

圖2是示出根據現有技術的SOC的掃描測試的示例的示圖；

圖3是示出根據本發明的示例性實施例的適用于SOC的掃描測試控制電路的示圖；

圖4是示出根據本發明的示例性實施例的SOC之間的兩兩測試的示圖。

具體實施方式

在下文中參照附圖更充分地描述本發明，在附圖中示出了本發明的示例性實施例。然而，本發明可以以許多不同的形式來實施，且不應該解釋為局限于在這里所提出的實施例。相反，提供這些實施例使得本公開將是徹底和完全的，并將本發明的范圍充分地傳達給本領域技術人員。

以將參照附圖詳細地解釋本發明。