[發明專利]組合柵極基準電壓源及其使用方法

有效

• 申請號: 201410181644.5
• 申請日: 2014-04-30
• 公開（公告）號: CN104850161B
• 公開（公告）日: 2016-11-09
• 發明（設計）人: 穆罕默德·阿爾-夏歐卡;亞歷克斯·卡爾尼茨基
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明一般地涉及半導體技術領域，更具體地，涉及基準電壓源及其使用方法。

背景技術

基準電壓源是用于為電路提供基準電壓信號的電路。該電路在操作期間以比較方式使用基準電壓信號。例如，在電壓調節器應用中，將反饋信號與基準電壓進行比較，以產生與基準電壓源的縮放值相對應的經過調節的輸出電壓。

在一些方法中，使用雙極結型晶體管(BJT)形成基準電壓源，從而形成帶隙基準源以提供基準電壓信號。在PNP?BJT中，襯底用作BJT的集電極，致使BJT對襯底中的多數載流子噪音敏感。在NPN?BJT中，集電極形成為p型襯底中的n阱，且集電極易于從襯底獲取少數載流子噪音。NPN?BJT和PNP?BJT都不允許與襯底噪音完全隔離。

在一些方法中，互補金屬氧化物半導體(CMOS)器件用于形成基準電壓源。在一些情況下，以三阱流程制造CMOS器件，使得每個CMOS器件都與主襯底反向結隔離。在一些方法中，CMOS器件包括多晶硅柵極部件，使用與CMOS器件的襯底中的摻雜劑相反的摻雜劑類型來摻雜該多晶硅柵極部件。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種基準電壓源，包括：組合柵極晶體管，配置為接收第一電流；第一晶體管，配置為接收第二電流，所述第一晶體管具有第一泄漏電流，其中，所述第一晶體管以Vgs差分布置的方式與所述組合柵極晶體管連接；輸出節點，配置為輸出基準電壓，所述輸出節點連接至所述第一晶體管；以及第二晶體管，連接至所述輸出節點，所述第二晶體管具有第二泄漏電流，其中，所述第一泄漏電流基本上等于所述第二泄漏電流。

在該基準電壓源中，所述組合柵極晶體管的尺寸小于所述第一晶體管的尺寸。

在該基準電壓源中，所述第一晶體管的尺寸是晶體管單位尺寸的第一整數倍，且所述組合柵極晶體管的尺寸是所述晶體管單位尺寸的第二整數倍。

在該基準電壓源中，所述第一電流大于所述第二電流。

在該基準電壓源中，所述組合柵極晶體管是n型金屬氧化物半導體(NMOS)晶體管，所述第一晶體管是NMOS晶體管且所述第二晶體管是NMOS晶體管。

該基準電壓源還包括：第一電流鏡區，配置為接收偏置電流且產生所述第一電流；以及第二電流鏡區，配置為接收所述第一電流且產生所述第二電流。

該基準電壓源還包括偏置電流發生器，所述偏置電流發生器配置為接收工作電壓且產生所述偏置電流。

該基準電壓源還包括電壓固定區，所述電壓固定區配置為保持所述第一泄漏電流基本上等于所述第二泄漏電流。

根據本發明的另一方面，提供了一種基準電壓源，包括：第一電流鏡區，配置為接收偏置電流且產生第一電流和鏡像電流；第二電流鏡區，配置為接收所述鏡像電流且產生第二電流；組合柵極晶體管，配置為接收所述第一電流；第一晶體管，配置為接收所述第二電流，所述第一晶體管的柵極連接至所述組合柵極晶體管，其中，所述第一晶體管具有第一泄漏電流；輸出節點，配置為輸出基準電壓，所述輸出節點連接至所述第一晶體管；以及第二晶體管，連接到所述輸出節點，所述第二晶體管具有第二泄漏電流，其中，所述第一泄漏電流基本上等于所述第二泄漏電流。

該基準電壓源還包括電壓固定區，所述電壓固定區配置為接收所述第一電流和所述第二電流，且保持所述第一泄漏電流基本上等于所述第二泄漏電流。

在該基準電壓源中，所述電壓固定區包括配置為接收所述第一電流的第一源極跟隨器以及配置為接收所述第二電流的第二源極跟隨器。

在該基準電壓源中，所述第一源極跟隨器的柵極連接至所述組合柵極晶體管，所述第二源極跟隨器的柵極連接至所述第一源極跟隨器的源極端，且所述第二源極跟隨器的源極端連接至所述第一晶體管。

該基準電壓源還包括偏置電流發生器區，所述偏置電流發生器區配置為接收工作電壓且產生所述偏置電流。

在該基準電壓源中，所述第一電流鏡區配置為沿著第一導線接收所述偏置電流，所述第二電流鏡配置為沿著與所述第一導線分隔開的第二導線接收鏡像電流，且所述組合柵極晶體管配置為沿著與所述第一導線和所述第二導線分隔開的第三導線接收所述第一電流。