[發明專利]逐次逼近模數轉換器及其轉換方法

有效

• 申請號: 201410177109.2
• 申請日: 2014-04-29
• 公開（公告）號: CN103929178B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 李婷;李儒章;張勇;黃正波;陳光炳;王健安;王育新;付東兵;王妍;王旭
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京一格知識產權代理事務所(普通合伙)11316
• 代理人: 劉佳

1.一種逐次逼近模數轉換器，其特征在于，包括：帶冗余位的分段多級電容陣列、比較器、權重存儲電路、編碼重建電路以及控制邏輯電路，其中

所述帶冗余位的分段多級電容陣列，用于采集輸入電壓，然后在所述控制邏輯電路的控制下產生輸出電壓Vout+和Vout-；其包含第1級電容陣列，第2級電容陣列，…，第m級電容陣列，第1分段電容C₁，第2分段電容C₂，…，第(m-1)分段電容C_(m-1)，前(m-1)級電容陣列中每級電容陣列至少包含1個冗余位；第m級電容陣列需要的最小冗余位個數由工藝決定的電容失配的最大值決定，其中m為大于等于2的正整數；

所述比較器用于比較所述帶冗余位的分段多級電容陣列的輸出電壓Vout+和Vout-，并輸出比較結果；

所述權重存儲電路用于存儲所述帶冗余位的分段多級電容陣列中各組電容的權重值；

所述編碼重建電路用于根據比較器輸出結果和權重存儲電路中的電容權重，計算逐次逼近模數轉換器的輸出碼；

所述控制邏輯電路用于根據控制邏輯控制上述帶冗余位的分段多級電容陣列、比較器、權重存儲電路以及編碼重建電路進行相應操作。

2.根據權利要求1所述的逐次逼近模數轉換器，其特征在于，工藝和電路結構決定的電容失配誤差最大值為N_{mismatch_max}個最低有效位權重，所述第m級電容陣列需要的最小冗余位個數為N_{r_min}＝log₂(2·N_{mismatch_max})。

3.根據權利要求1所述的逐次逼近模數轉換器，其特征在于，所述帶冗余位的分段多級電容陣列中冗余位位于與其權重相同的有效位的后一位。

4.根據權利要求1所述的逐次逼近模數轉換器，其特征在于，所述帶冗余位的分段多級電容陣列中第1級電容陣列包含正端電容C₁₁，C₁₂，…,C_1i，C_1r，C_1(i+1)，…,以及負端電容C'₁₁，C'₁₂，…,C'_1i，C'_1r，C'_1(i+1)，…,其中C₁₁和C'₁₁為1組，其權重為W₁₁；C₁₂和C'₁₂為1組，其權重為W₁₂；…；和為1組，其權重為；冗余電容C_1r和C'_1r為1組，其權重為W_1r；

第2級電容陣列包含正端電容C₂₁，C₂₂，…,C_2i，C_2r，C_2(i+1)，…,以及負端電容C'₂₁，C'₂₂，…,C'_2i，C'_2r，C'_2(i+1)，…,，其中C₂₁和C'₂₁為1組，其權重為W₂₁；C₂₂和C'₂₂為1組，其權重為W₂₂；…；和為1組，其權重為；冗余電容C_2r和C'_2r為1組，其權重為W_2r；

以此類推，第m級電容陣列包含正端電容C_m1，C_m2，…,C_mi，C_mr1，C_m(i+1)，…,C_mr2，…,C_mrk以及負端電容C'_m1，C'_m2，…,C'_mi，C'_mr1，C'_m(i+1)，…,C'_mr2，…,C'_mrk，其中C_m1和C'_m1為1組，其權重為W_m1；C_m2和C'_m2為1組，其權重為W_m2；…；和為1組，其權重為；C_mr1和C'_mr1為1組，其權重為W_mr1；…；冗余電容C_mrk和C'_mrk為1組，其權重為W_mrk。