[發明專利]數據傳輸單元時鐘同步方法

有效

• 申請號: 201410175760.6
• 申請日: 2014-04-29
• 公開（公告）號: CN103986568B
• 公開（公告）日: 2018-01-23
• 發明（設計）人: 鄭堅江;袁志民;劉杰
• 申請（專利權）人: 寧波三星醫療電氣股份有限公司
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 寧波市鄞州甬致專利代理事務所(普通合伙)33228
• 代理人: 李迎春

技術領域

本發明涉及時鐘同步方法領域，尤其涉及一種數據傳輸單元時鐘同步方法。

背景技術

數據傳輸單元（DTU），是專門用于將串口數據轉換為IP數據或將IP數據轉換為串口數據通過無線用心網絡進行傳送的無線終端設備。現有技術應用于變電站監測的數據傳輸單元主要包括一個主板卡和多個副板卡，主板卡與副板卡之間通過CAN總線以及RS485總線實現數據的傳輸，為了使數據傳輸單元能夠及時的檢測到配電網中各線路的工作狀態，并對各種狀態做出及時的響應，實現對配電站的實時監控，要求數據傳輸單元內部各板卡之間的時鐘誤差最大為1毫秒，現有技術主要各板卡之間的對時方法主要有三種：

一、軟件對時，主板卡通過通訊總線給各副板卡廣博或單播下發時鐘。這種方式不能滿足各板卡之間時鐘誤差最大1毫秒的精度要求，系統處理和傳輸的延時無法確定；

二、IRIG串行時間碼對時，主板卡通過發送IRIG-B碼給各板卡，實現系統對時。這種對實時性要求較強、對硬件要求較高，且不適用于linux操作系統，并且實現復雜度高，增加了系統成本；

三、硬時鐘對時，各板卡在硬件上增加專門的時鐘電路維護板卡內部時鐘，各板卡間時鐘同步由硬件完成，板卡軟時鐘主動和硬時鐘同步。這種方式會增加硬件設計上的復雜度，且增加系統成本。

發明內容

本發明所要解決的技術問題是：提供一種硬件要求較低、實現簡單且能夠滿足系統精度要求的數據傳輸單元時鐘同步方法。

本發明所采用的技術方案是：一種數據傳輸單元時鐘同步方法，它包括以下步驟：

（1）、主板卡在時間t0發送校時脈沖給各副板卡，且同時主板卡在時間t0通過通訊總線將時間t0對應的毫秒數tm發送給各副板卡；

（2）、將各副板卡收到校時脈沖的時間記為t1n，將各副板卡接收到毫秒數tm的時間記為t2n，其中n為各個副板卡的編號；

（3）、將t1n與t2n轉化為對應的毫秒數t1n’與t2n’，再通過t1n’與t2n’計算得到一個總線傳輸以及處理的時間差Δtn，

Δtn=t2n’-t1n’；

（4）、各副板卡通過tm與Δtn，計算得到各副板卡接收到tm時主板卡的時鐘tn對應的毫秒數tn’，

tn’=tm+Δtn；

（5）、將毫秒數tn’轉化為對應的時間tn，且在各副板卡接收到毫秒數tm的時間t2n時，將各副板卡的時鐘校準到tn；

當各副板卡接收到校時脈沖時，同時需要置各副板卡的收到脈沖標志為1，當各副板卡接收到主板卡下發的毫秒數tm且校時脈沖標志為1時，更新各副板卡的系統時鐘為tn；

當各副板卡收到校時脈沖后10秒內未收到主板卡下發的毫秒數tm，則將各副板卡的校時脈沖標志置0。

采用以上方法與現有技術相比，本發明具有以下優點：各副板卡引入校時脈沖，由主板卡發送校時脈沖，并將主板卡此時刻的時鐘對應的毫秒數下發給各副板卡，各副板卡通過收到的毫秒數與總線傳輸的延時可以計算得到系統時鐘，這種方法在不額外增加硬件成本的基礎上，通過一種簡單有效的方式實現了系統時鐘的同步，而且能夠滿足系統精度的要求。

在收到主板卡下發的毫秒數且校時脈沖標志為1時，更新各副板卡的系統時鐘，這樣設置使得更新的系統時間精度較高。

這樣設置可以有效的防止系統時鐘的錯誤更新。

具體實施方式

通過一下具體實施方式對本發明做進一步描述，但是本發明不僅限于以下具體實施方式。

一種數據傳輸單元時鐘同步方法，它包括以下步驟：

（1）、主板卡在時間t0發送校時脈沖給各副板卡，且同時主板卡在時間t0通過通訊總線將時間t0對應的毫秒數tm發送給各副板卡；

（2）、將各副板卡收到校時脈沖的時間記為t1n，將各副板卡接收到毫秒數tm的時間記為t2n，其中n為各個副板卡的編號；

（3）、將t1n與t2n轉化為對應的毫秒數t1n’與t2n’，再通過t1n’與t2n’計算得到一個總線傳輸以及處理的時間差Δtn，

Δtn=t2n’-t1n’；

（4）、各副板卡通過tm與Δtn，計算得到各副板卡接收到tm時主板卡的時鐘tn對應的毫秒數tn’，

tn’=tm+Δtn；

（5）、將毫秒數tn’轉化為對應的時間tn，且在各副板卡接收到毫秒數tm的時間t2n時，將各副板卡的時鐘校準到tn。