[發(fā)明專利]硬件木馬測試系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410175506.6
• 申請日: 2014-04-28
• 公開（公告）號: CN103954904A
• 公開（公告）日: 2014-07-30
• 發(fā)明（設(shè)計）人: 何春華;王力緯;侯波;恩云飛;謝少鋒
• 申請（專利權(quán)）人: 工業(yè)和信息化部電子第五研究所
• 主分類號: G01R31/317
• 分類號: G01R31/317;G01R31/3177
• 代理公司: 廣州華進聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 王茹

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測試技術(shù)領(lǐng)域，特別是涉及一種硬件木馬測試系統(tǒng)。

背景技術(shù)

隨著半導(dǎo)體技術(shù)、制造技術(shù)的發(fā)展，硬件外包設(shè)計和流片成為全球化趨勢，近年來出現(xiàn)了一種針對集成電路芯片的新型硬件攻擊方式，稱為“硬件木馬”。硬件木馬主要是指在IC(Integrated?Circuit，集成電路)設(shè)計和制造過程中人為地惡意添加一些非法電路或者篡改原始設(shè)計文件，從而留下“時間炸彈”或“電子后門”等，為后續(xù)攻擊打開方便之門。硬件木馬一旦被人為隱蔽地插入一個復(fù)雜的芯片中，要檢測出來是十分困難的。第一，硬件木馬通常只在非常特殊的值或條件下才能被激活并且發(fā)生作用，其他時候?qū)υ茧娐返墓δ懿o影響，它能躲過傳統(tǒng)的結(jié)構(gòu)測試和功能測試；第二，隨著IP(Internet?Protocol，網(wǎng)絡(luò)之間互連的協(xié)議)核重用技術(shù)的發(fā)展，SoC(System?on?Chip，系統(tǒng)芯片)上使用IP軟核、固核和硬核的數(shù)量增加，檢測一個很小的惡意改動是極其困難的，對檢測方法的分辨率要求很高；第三，納米級集成電路與復(fù)雜的系統(tǒng)很難通過物理性檢測和破壞性反向工程檢測出硬件木馬，并且成本很高，耗時巨大，特別是當(dāng)木馬被選擇性地插入到整體芯片中的一部分時，破壞性反向工程也不能保證剩余的集成電路沒有木馬；第四，由于硬件木馬相對目標(biāo)電路很小，工藝波動與環(huán)境噪聲使檢測變得十分困難；第五，嵌入式系統(tǒng)、CPU(Central?Processing?Unit，中央處理器)、FPGA(Field－Programmable?Gate?Array，現(xiàn)場可編程門陣列)等芯片的編程命令沒有完全公開，因此很容易存在系統(tǒng)后門，攻擊者可以通過這些后門獲取系統(tǒng)密鑰，接管整個系統(tǒng)的管理權(quán)限，從而造成安全隱患。第六，回收利用或者山寨的芯片也會造成芯片可靠性和可信性大大降低。

近年來硬件木馬檢測技術(shù)發(fā)展迅速，主要包括基于失效分析、邏輯測試以及旁路信號分析等檢測方法。1)最早的硬件木馬檢測方法是基于失效分析的方法，主要是應(yīng)用成熟的失效分析技術(shù)，在所要驗證的芯片中選取一部分，然后使用精密的儀器設(shè)備，如掃描電子顯微鏡、電子透射顯微鏡、聚焦離子束、X射線光電子能譜等進行失效分析。然后，由掃描結(jié)果重構(gòu)原始的電路設(shè)計，將反向工程設(shè)計與原始設(shè)計進行比較來判斷芯片是否存在硬件木馬。這種方法對結(jié)構(gòu)較簡單的芯片的檢測效果不錯，但這種檢測方法十分耗時，而且費用不菲，并且隨著芯片的集成度越來越高，結(jié)構(gòu)越來越復(fù)雜，特別是納米技術(shù)的應(yīng)用，這種檢測方法往往變得無能為力。2)基于邏輯測試的硬件木馬檢測方法需要產(chǎn)生測試激勵，激活電路中活性很低的值和事件，特別是那些不易控制、不易察覺的節(jié)點與邏輯，以便以最大的概率激活可能存在的硬件木馬。由于這種邏輯測試不受工藝變量和測試噪聲的影響，所以能很好地檢測出電路中各種小的硬件木馬，但是邏輯測試需要找到合適的測試向量以激活木馬，需要耗費較多的時間。3)基于旁路信號分析的硬件木馬檢測方法是目前使用較多的檢測方法，主要是通過檢測分析電路中的旁路信號，如最大工作頻率、延時、功耗、靜態(tài)及動態(tài)電流、電磁和熱效應(yīng)等，來判斷電路中是否含存在木馬。由于儀器精度局限和測試噪聲影響，旁路測試一般用于測試各種類型面積較大的木馬。

目前，國內(nèi)外用得較多的是基于邏輯測試和旁路測試的集成電路硬件木馬檢測方法，因此，構(gòu)建高精度、高可靠、自動化的測試系統(tǒng)非常重要。

現(xiàn)有技術(shù)方案一：集成電路測試系統(tǒng)框圖如圖1所示，其主要工作流程如下：

1)生成測試向量。在PC(personal?computer，個人計算機)機上通過現(xiàn)有的EDA軟件工具生成有效的測試向量，在降低原電路門級翻轉(zhuǎn)率的同時，提高硬件木馬的活性，以提高檢測精度。

2)FPGA代碼編程。通過PC機對兩個FPGA芯片進行編程，把測試向量和自動測試代碼寫進測試向量生成FPGA中。而另一個測試FPGA用于編程實現(xiàn)Golden(無木馬)芯片和Trojan(木馬)芯片。

3)測試與檢測。測試時，測試向量生成FPGA給測試FPGA輸入激勵向量，同時獲取其響應(yīng)信號。通過邏輯分析儀來判斷響應(yīng)信號是否正確，以及應(yīng)用示波器來采集內(nèi)核電壓的功耗變化，來檢測判斷是否存在硬件木馬。

該測試系統(tǒng)能較好地進行集成電路硬件木馬檢測，不過存在以下幾個缺點：