[發明專利]BIOS恢復電路

在審

• 申請號: 201410175086.1
• 申請日: 2014-04-29
• 公開（公告）號: CN105095000A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 趙龍;彭一弘
• 申請（專利權）人: 鴻富錦精密工業(武漢)有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種BIOS恢復電路。

背景技術

電腦開機時，BIOS(BasicInput-OutputSystem，基本輸入輸出系統)開始調用存放的相關程序對電腦系統進行檢測，當檢測全部完成后，BIOS即將系統控制權移交給系統內的引導模塊，由引導模塊完成操作系統的裝入程序。倘若電腦在開機過程中或BIOS在更新時，因斷電使得BIOS資料損壞時，電腦便無法順利開機。此時，使用者則需要將BIOS程序重新寫入到BIOS存儲器中。

發明內容

鑒于以上內容，有必要提供一種BIOS恢復電路，以在BIOS資料損壞后還可以正常開機。

一種BIOS恢復電路，設置在一電腦內，所述BIOS恢復電路包括：

一基本輸入輸出系統存儲器，包括一片選信號輸入引腳、一數據輸出引腳、一數據輸入引腳及一時針信號引腳；

一平臺控制器，通過串行外設接口總線與所述基本輸入輸出系統存儲器進行通信，所述串行外設接口總線包括一片選信號線、一輸入數據線、一輸出數據線及一串行時鐘線，所述片選信號線電性連接至所述基本輸入輸出系統存儲器的片選信號輸入引腳，所述輸出數據線電性連接至所述基本輸入輸出系統存儲器的數據輸入引腳，所述輸入數據線電性連接至所述基本輸入輸出系統存儲器的數據輸出引腳，所述串行時鐘線電性連接至所述基本輸入輸出系統存儲器的時針信號引腳；以及

一微處理器，包括一串行輸入引腳、一串行輸出引腳、第一、第二及第三引腳、第一及第二時鐘引腳及一電源引腳，所述電源引腳連接一待機電源，所述第一時鐘引腳連接所述基本輸入輸出系統存儲器的時針信號引腳，所述第二時鐘引腳接地，所述第二引腳連接一二極管的陰極，所述二極管的陰極連接所述基本輸入輸出系統存儲器的片選信號輸入引腳，所述第三引腳連接所述基本輸入輸出系統存儲器的片選信號輸入引腳，所述串行輸入引腳連接所述基本輸入輸出系統存儲器數據輸入引腳，所述串行輸出引腳連接所述基本輸入輸出系統存儲器數據輸出引腳，所述第一引腳連接所述串行輸出引腳；開機過程中當所述第一引腳沒有接收到預定信號時，所述第二引腳輸出一控制信號給所述基本輸入輸出系統存儲器的片選信號輸入引腳，使得所述微處理器通過串行輸入引腳及串行輸出引腳與所述平臺控制器的輸入數據線及輸出數據線進行通信使所述電腦開機，同時所述微處理器通過串行輸入引腳及串行輸出引腳與所述基本輸入輸出系統存儲器的數據輸出引腳與數據輸入引腳相相連，恢復所述基本輸入輸出系統存儲器內存儲的數據。

上述BIOS恢復電路在所述基本輸入輸出系統存儲器因斷電而損壞后，利用所述微處理器對電腦進行開機，并通過所述微處理器對所述基本輸入輸出系統存儲器內的數據進行更新，使得所述基本輸入輸出系統存儲器在下次開機時可正常使用。

附圖說明

圖1是本發明BIOS恢復電路的較佳實施方式的電路圖。

主要元件符號說明

BIOS存儲器10PCH20微處理器30電阻R1、R2二極管D

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式

下面結合附圖及較佳實施方式對本發明作進一步詳細描述：

請參考圖1，本發明BIOS恢復電路設置于一電腦主板上，所述BIOS恢復電路包括一BIOS存儲器10、一平臺控制器（PlatformControllerHub-PCH）20及一微處理器30。