[發明專利]采用CMP對以聚合物為介質層的大馬士革工藝中銅沉積后的表面進行平坦化的方法

有效

• 申請號: 201410174849.0
• 申請日: 2014-04-28
• 公開（公告）號: CN103943558A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 李婷;顧海洋
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/3105;H01L21/321
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良;韓鳳

技術領域

本發明涉及一種采用CMP對以聚合物為介質層的大馬士革工藝中銅沉積后的表面進行平坦化的方法，屬于半導體制造技術領域。?

背景技術

大馬士革工藝被廣泛應用于半導體設計制造中的銅線互連。常見的大馬士革工藝流程如下：在硅基板表面生成介質層，然后刻蝕深孔，生成阻擋層,利用PVD的方法在深孔里沉積銅。而應用于TSV轉接板中的大馬士革工藝稍有不同，先用PVD生成銅種子層，再通過銅電鍍工藝填滿刻蝕孔。大馬士革工藝最后都需要應用CMP去除表面的銅露出介質層完成銅導線的制作。

目前常見的介質層都是通過CVD生成的氧化物層，其工藝技術相對成熟，表面均勻性好，內部空谷易于控制，但成本高。而以聚合物為介質層的多重大馬士革工藝由于聚合物表面平整度較差，因此只能應用于大尺寸線寬的多重布線技術(RDL)，無法實現小線寬高密度集成的產品要求。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種采用CMP對以聚合物（如polyimide或BCB）為介質層的大馬士革工藝中銅沉積后的表面進行平坦化處理的方法，以便獲得良好的表面均勻性，同時降低工藝成本。

按照本發明提供的技術方案，所述的采用CMP對以聚合物為介質層的大馬士革工藝中銅沉積后的表面進行平坦化的方法，包括以下步驟：

1)?作為介質層的聚合物需要進行合理固化，以達到一定的亞胺化程度。固化后的聚合物表面接觸角(contact?angle)<70度，在CMP研磨液的作用下更易于水解，保持較高的研磨速率。

2)?在完成步驟1)的聚合物表面刻蝕深孔并生成阻擋層，然后生成銅種子層，并通過電鍍完成銅沉積；

3)?采用CMP對完成步驟2)的表面進行平坦化處理，分三步進行：

3.1)?在第一研磨墊上去除表面全部的銅，停止在阻擋層上；

3.2)?在第二研磨墊上去除表面阻擋層，停止在聚合物介質層上；

3.3)?在第三研磨墊上對聚合物進行研磨，調整聚合物表面平整度，使晶圓內均勻性WIW達到<1%；

4）最后對研磨后的晶圓進行清洗。

進一步的，上述聚合物為聚酰亞胺或苯并環丁烯。

步驟1所述阻擋層的材料為氮化硅,?氧化硅，鈦或鉭。

步驟3.1選用研磨速率>=1um/min，選擇比(銅：聚合物)>=200:1的TSV銅研磨液，研磨顆粒選用SiO₂,?CeO₂或者Al₂O₃，PH為3~7；選用表面圖案的溝槽深度在2mils~200mils，硬度>=50?shore?D的研磨墊。

步驟3.2選用針對阻擋層的研磨液，研磨速率>500??/min，選擇比(銅：聚合物)<3:1；研磨顆粒選用SiO₂,?CeO₂或者Al₂O₃，PH為3~7，選用表面圖案的溝槽深度在2mils~200mils，硬度>=50?shore?D的研磨墊。

步驟3.3選用對聚合物的研磨速率>500nm/min，選擇比(銅：聚合物)為1：1，PH>7的研磨液，其研磨顆粒選用SiO₂,?CeO₂或者Al₂O₃，研磨液中應含有在20~80度工藝環境下粘性穩定在18～300?mPa﹒s的物質(如：甘油)；最后研磨液中添加增加聚合物表面活性的添加劑：去離子水DIW，氫氧化鉀KOH，或四甲基氫氧化銨THAM；選用的研磨墊表面圖案的溝槽深度在2mils~200mils，硬度在40~50shore?D之間，溝槽深度在2mils~200mils之間。

步驟3中所述研磨液，其中研磨顆粒大小在5~160?nm范圍內，研磨顆粒硬度在30~90?shore?D范圍內，研磨液中研磨粒的含量在0.01wt%~20wt%范圍內。研磨墊所用的微孔聚氨酯材料密度為0.13~1.6g/cm³。

本發明的優點是：

一、利用聚合物替代常用的化學沉積作為大馬士革工藝中的介質層可以應用于多種產品中，其工藝易于控制，成本較低；

二、采用化學機械研磨(CMP)對聚合物表面進行平坦化處理可以提高表面均勻性，使后續高密度小線寬的集成成為可能。

附圖說明

圖1是以聚合物作為介質層的基板。