[發(fā)明專利]一種橫向功率MOS高壓器件

在審

• 申請?zhí)枺?/td>: 201410174519.1
• 申請日: 2014-04-28
• 公開（公告）號(hào): CN103928526A
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計(jì)）人: 胡盛東;金晶晶;陳銀暉;朱志;武星河
• 申請（專利權(quán)）人: 重慶大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06
• 代理公司: 北京同恒源知識(shí)產(chǎn)權(quán)代理有限公司 11275
• 代理人: 趙榮之

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體功率器件，特別涉及一種橫向功率MOS高壓器件。

背景技術(shù)

橫向功率LDMOS(Lateral?Double-diffused?Metal-Oxide-Semiconductor即橫向雙擴(kuò)散金屬-氧化物-半導(dǎo)體)器件廣泛應(yīng)用于功率集成領(lǐng)域，而如何提高器件的擊穿電壓是人們長期關(guān)注的焦點(diǎn)問題之一，并由此提出眾多緩解該矛盾的方案。RESURF(Reduced?SURface?Field,降低表面電場)技術(shù)和結(jié)終端技術(shù)如橫向變摻雜技術(shù)、表面降場層技術(shù)是較為常用的技術(shù)。圖1為典型的RESURF技術(shù)LDMOS器件結(jié)構(gòu)，其中1為第1層P型襯底，4為N型有源層，7為襯底電極，8為漏N+區(qū)，9為漏電極，10為源P+區(qū)，11為源N+區(qū)，12多晶硅柵，13為柵氧化硅層，14為P-Body區(qū)，16為場氧化硅層，17為源電極。關(guān)態(tài)時(shí)，襯底電極和源電極接地，漏電極接高壓，該結(jié)構(gòu)當(dāng)外延層全部耗盡時(shí)，外延層耗盡區(qū)電場與襯底耗盡區(qū)電場相互抵消，降低了表面電場，使擊穿點(diǎn)由橫向PN結(jié)表面轉(zhuǎn)移到體內(nèi)，達(dá)到提高擊穿電壓和降低比導(dǎo)通電阻的效果。相關(guān)內(nèi)容可見參考文獻(xiàn)：J.A.Appels?and?H.M.J.Vaes,High-voltage?thin?layer?devices,IEDM?Tech.Dig.,1979,pp.238-241；S.Y.Han,H.W.Kim,and?S.K.Chung,Surface?field?distribution?and?breakdown?voltage?of?RESURF?LDMOSFETs,Microelectronics?Journal,2001,31(8),pp.685-688。在RESURF結(jié)構(gòu)基礎(chǔ)上，雙RESURF(Double-RESURF)結(jié)構(gòu)被提出，見圖2，其中1為第1層P型襯底，4為N型有源層，7為襯底電極，8為漏N+區(qū)，9為漏電極，10為源P+區(qū)，11為源N+區(qū)，12多晶硅柵，13為柵氧化硅層，14為P-Body區(qū)，16為場氧化硅層，17為源電極，18為P-top降場層。與單RESURF相比，雙RESURF是在漂移區(qū)表面加一個(gè)P-top降場層，該P(yáng)-top層輔助耗盡N-漂移區(qū)，在滿足RESURF條件時(shí)使得N漂移區(qū)摻雜濃度進(jìn)一步提高，從而獲得更小的導(dǎo)通電阻，同時(shí)降場層的存在可優(yōu)化器件橫向電場，獲得高的擊穿電壓。相關(guān)內(nèi)容可見參考文獻(xiàn)：Souza?M.M.D.,Narayanan?E.M.S.,Double?RESURF?technology?for?HVIC,Electronics?Letters,1996,Vol.32,No.12,pp.1092-1093；Hardikar?S.,Souza?M.M.D.,Xu?Y.Z.,et?al.,A?novel?double?RESURF?LDMOS?for?HVIC’s,Microelectronics?Journal,2004,Vol.35,No.3,pp.305-310。基于橫向變摻雜技術(shù)的LDMOS結(jié)構(gòu)見圖3，1為第1層P型襯底，7為襯底電極，8為漏N+區(qū)，9為漏電極，10為源P+區(qū)，11為源N+區(qū)，12多晶硅柵，13為柵氧化硅層，14為P-Body區(qū)，16為場氧化硅層，17為源電極，19為橫向變摻雜的N型有源層。其概念N型有源層由源自漏逐漸增厚，在反向偏置電壓可獲得均勻的橫向電場分布，獲得高的擊穿電壓。詳見文獻(xiàn)Hardikar,S.,Tadikonda,R.,Green,D.W.,Vershinin,K.V.,and?Narayanan,E.M.S..Realizing?high-voltage?junction?isolated?LDMOS?transistors?with?variation?in?lateral?doping,IEEE?Trans.Electron?Devices,2004,51,(12),pp.2223–2228。目前典型的常規(guī)LDMOS器件在阻斷狀態(tài)時(shí)，襯底電勢過于集中，從而影響器件擊穿電壓的進(jìn)一步提高，如何通過新器件結(jié)構(gòu)的設(shè)計(jì)以獲得高的擊穿電壓仍然是LDMOS領(lǐng)域內(nèi)世界范圍內(nèi)的研究熱點(diǎn)。

發(fā)明內(nèi)容

有鑒于此，為了進(jìn)一步獲得具有高擊穿電壓的功率MOS器件，緩解該類器件的高耐壓瓶頸問題，本發(fā)明提出一種新型的功率MOS器件結(jié)構(gòu)，較常規(guī)器件結(jié)構(gòu)大大提高擊穿電壓。