[發明專利]打開多晶硅柵極的方法有效
| 申請號: | 201410174482.2 | 申請日: | 2014-04-28 |
| 公開(公告)號: | CN103928310B | 公開(公告)日: | 2018-04-06 |
| 發明(設計)人: | 林宏 | 申請(專利權)人: | 上海集成電路研發中心有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 上海天辰知識產權代理事務所(特殊普通合伙)31275 | 代理人: | 吳世華,林彥之 |
| 地址: | 201210 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 打開 多晶 柵極 方法 | ||
技術領域
本發明屬于半導體技術領域,具體地說,涉及一種打開多晶硅柵極的方法。
背景技術
多晶硅-二氧化硅-硅作為標準的場效應管(MOSFET)柵極棧堆結構,長期應用于超大規模集成電路(ULSIC)制造,并一直遵循著摩爾定律,柵極棧堆尺寸不斷縮小,柵極氧化層厚度不斷減薄。然而近些年,柵極氧化層厚度已減薄至物理極限,由此導致實現太薄的SiO2介質膜層遇到了無法克服的技術難題。因此,業界普遍在32nm及以下技術開始采用金屬-高介電常數介質-硅的新型柵極棧堆結構,以進一步減薄有效柵氧厚度,提高器件性能,且具有與傳統柵極結構接近的可靠性。金屬-高介電常數介質-硅技術有效的推動了了CMOS技術向32nm及以下技術代前進。
金屬-高介電常數介質-硅技術主要有兩大技術方案,即前柵極Gate-first工藝和后柵極Gate-last工藝。前柵極Gate-first工藝是在對硅片進行漏/源區離子注入操作以及隨后的退火工步完成之前便生成金屬柵極。后柵極Gate-last工藝是在對硅片進行漏/源區離子注入操作以及隨后的高溫退火工步完成之后再形成金屬柵極。
目前,后柵極Gate-last工藝制造的芯片,功耗更低、漏電更少,高頻(即高性能)運行狀態也更穩定,因此,業界已經公認Gate-last技術方案具備可持續應用潛力,滿足32nm及以下技術代、甚至新器件結構FinFET的技術要求。
后柵極Gate-last工藝類似大馬士革技術,先完成了所有前道器件工藝;再沉積金屬前介質;然后采用化學機械拋光工藝將多晶硅柵極打開,采用刻蝕工藝將多晶硅去除;接著進行高介電常數介質和雙金屬電極的沉積工藝;最后采用化學機械拋光工藝將表面金屬磨掉,實現金屬柵極之間的隔離。該技術避開源/漏高溫工藝再沉積金屬電極,對nMOS管和pMOS管采用不同的金屬電極材料,達到對閾值電壓的有效控制。但其引入了犧牲柵電極技術,工藝較復雜,成本較高。
在上述打開多晶硅柵極的過程中,利用選擇合適的研磨液進行化學機械拋光工藝來實現。其存在如下技術缺陷:
(1)多晶硅上方有多層介質膜,包括SiO2硬掩膜、Si3N4高應力膜、摻雜SiO2金屬前介質膜。因此,在拋光的過程中,化學機械拋光工藝很難控制二氧化硅、氮化硅和多晶硅的拋除選擇比,可能造成表面缺陷,影響產品的良率。
(2)化學機械拋光工藝的切應力可能對柵極棧堆有負面影響,甚至降低應變工程(Strain silicon)提高遷移率的實際效果。同時,高的切應力還可能引起多晶硅柵極變形,增加后續清洗工藝和沉積工藝的難度。
發明內容
本發明所要解決的技術問題是提供一種打開多晶硅柵極的方法,用以解決現有技術中單純使用化學機械研磨拋光工藝打開柵極導致的晶片表面缺陷、切應力對柵極棧堆的負面影響,避免多晶硅柵極的變形,提高產品的良率。
為了解決上述技術問題,本發明提供了一種打開多晶硅柵極的方法,其包括:
對硅片表面的金屬前介質膜進行化學機械拋光處理,使硅片上的金屬前介質膜平坦化,并使平坦化后的所述金屬前介質膜預留設定的厚度,向后續選擇性刻蝕提供工藝窗口;
根據設定的刻蝕工藝參數,對平坦化處理后的所述金屬前介質膜與所述硅片中的多晶硅柵極之間的多層介質膜進行選擇性刻蝕,以打開所述硅片中的所述多晶硅柵極;其中,所述對平坦化處理后的所述金屬前介質膜與所述硅片中的多晶硅柵極之間的多層介質膜進行選擇性刻蝕包括:根據設定的刻蝕工藝參數,對平坦化處理后的所述金屬前介質膜進行刻蝕,以停留在與所述金屬前介質膜相鄰的一層介質膜上。
優選地,在本發明的一實施例中,所述平坦化后的所述金屬前介質膜預留設定的厚度為60~100納米。
優選地,在本發明的一實施例中,所述對平坦化處理后的所述金屬前介質膜與所述硅片中的多晶硅柵極之間的多層介質膜進行選擇性刻蝕包括:
根據設定的刻蝕工藝參數,對與所述金屬前介質膜相鄰的一層介質膜進行刻蝕處理,停留在與所述硅片中的多晶硅柵極相鄰的一層介質膜上。
優選地,在本發明的一實施例中,所述對平坦化處理后的所述金屬前介質膜與所述硅片中的多晶硅柵極之間的多層介質膜進行選擇性刻蝕包括:
根據設定的刻蝕工藝參數,對與所述硅片中的多晶硅柵極相鄰的一層介質膜進行刻蝕處理,停留在所述硅片中的多晶硅柵極表面,以打開所述硅片中的所述多晶硅柵極。
優選地,在本發明的一實施例中,所述設定的刻蝕工藝參數包括:為達到所需刻蝕選擇比設定的刻蝕氣體組分及其流量、刻蝕功率、刻蝕氣壓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海集成電路研發中心有限公司,未經上海集成電路研發中心有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410174482.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種花盆補水裝置
- 下一篇:一種獨頭菊的栽培方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





