[發明專利]ESD防護器件及其制作方法

在審

• 申請號: 201410172340.2
• 申請日: 2014-04-25
• 公開（公告）號: CN105097794A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 魏琰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/02
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

技術領域

本申請涉及半導體器件領域，具體而言，涉及一種ESD防護器件及其制作方法。

背景技術

靜電是一種客觀存在的自然現象，產生的方式有多種，如接觸、摩擦、電器間感應等。靜電具有長時間積聚、高電壓、低電量、小電流和作用時間短的特點。靜電在多個領域造成嚴重危害，摩擦起電和人體靜電是電子工業中的兩大危害，常常造成電子電器產品運行不穩定，甚至損壞。

對于電子產品而言，靜電放電時造成的破壞和損傷有突發性損傷和潛在性損傷兩種。所謂突發性損傷，指的是電子器件被嚴重損壞，功能喪失。這種損傷通常能夠在生產過程中的質量檢測中能夠發現，因此給工廠帶來的主要是返工維修的成本。而潛在性損傷指的是電子器件部分被損，功能尚未喪失，且在生產過程的檢測中不能發現，但在使用當中會使產品變得不穩定，時好時壞，因而對產品質量構成更大的危害。因此，靜電放電被認為是電子產品質量最大的潛在殺手，靜電防護也成為電子產品質量控制的一項重要內容。

在ESD(靜電釋放Electro-Staticdischarge)防護器件領域中，包括有多種類型的元件，例如Diode(晶體二極管)、MOSFET(金屬-氧化層半導體場效晶體管Metal-Oxide-SemiconductorField-EffectTransistor)以及SCR(可控硅整流器SiliconControlledRectifier)。對于MOS(金屬氧化物半導體Metal-Oxide-Semiconductor)而言，包括ggNMOS(柵接地N型金屬氧化物半導體gate-groundedNegativechannel-Metal-Oxide-Semicondutor)、gcNMOS(柵耦合N型金屬氧化物半導體gate-coupledNegativechannel-Metal-Oxide-Semicondutor)、rgNMOS(電阻柵N型金屬氧化物半導體resistorgateNegativechannel-Metal-Oxide-Semicondutor)等。這些靜電放電防護器件可以被應用在電路設計中，從而形成靜電保護電路，對電子器件形成有效的靜電防護。

在電路設計中，ESD保護電路通常需要采用較大的面積以承受高ESD電流。此時需要保護電路具有較高的ESD保護級別，同時具有較小的芯片面積，也即，單位面積內能承受的最大ESD電流越大越好。

現有技術中對于應用了gcNMOS的ESD保護電路中的ESD防護器件而言，一般需要在gcNMOS的柵極和漏極節點之間增加一個電容，通過設置這個電容，使得在靜電釋放事件發生時，柵極與電壓耦合，并降低ESD結構的觸發電壓。

但由于設計結構的限制，電容設計在ESD防護器件的襯底上，設置高度會受到限制，這就使得電容的整體布置十分不便，且導電面積較大，在單位面積內能夠承受的ESD電流較小，較大地降低了ESD防護器件的性能。

發明內容

本申請旨在提供一種ESD防護器件及其制作方法，能夠使ESD防護器件內的電容具有較小的面積，提高ESD防護器件的性能。

為了實現上述目的，根據本申請的一個方面，提供了一種ESD防護器件，包括電容，電容包括：襯底，襯底上形成有凹槽；絕緣介質層，形成在凹槽內，并具有容納槽；導電部，形成在絕緣介質層所形成的容納槽內。

進一步地，絕緣介質層為SiO2層或者SiN層。

進一步地，導電部為離子摻雜形成的多晶硅。

進一步地，多晶硅中離子的摻雜濃度為10¹⁵至10²⁵atoms/cm³，優選地，多晶硅中離子的摻雜濃度為10²⁰atoms/cm³。

進一步地，多晶硅中的摻雜離子為N型離子或者P型離子。

進一步地，凹槽通過干法刻蝕或者濕法刻蝕而形成。

進一步地，絕緣介質層的周邊側壁厚度相同。

進一步地，凹槽的深度為1至5um。

進一步地，ESD防護器件還包括：源極，形成在襯底上；漏極，形成在襯底上；柵極，形成在襯底上，柵極與電容之間電連接；源極和漏極分別位于柵極兩側。

根據本申請的另一方面，提供了一種ESD防護器件的制作方法，包括：步驟S1：在襯底上形成凹槽；步驟S2：在凹槽內形成具有容納槽的絕緣介質層；步驟S3：在容納槽內形成導電部。