[發明專利]立體堆疊集成電路系統芯片封裝的制造方法與測試方法

有效

• 申請號: 201410168052.X
• 申請日: 2014-04-24
• 公開（公告）號: CN104051337B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 毛劍宏;韓鳳芹;王志瑋;暢文芬
• 申請（專利權）人: 上海玨芯光電科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

1.一種集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，所述方法包括：

步驟S101：提供形成有多個第一裸芯片的第一半導體晶圓，其中第一裸芯片的表面與第一半導體晶圓的上表面位于同一平面，第一裸芯片的表面邊界處的第一互連引線焊盤表面裸露，所述第一裸芯片的表面其余部分被第一介電質層覆蓋；

步驟S102：提供多個第二裸芯片，每個第二裸芯片的表面邊界處的第二互連引線焊盤表面裸露，所述第二裸芯片的表面其余部分被第二介電質層覆蓋，且第二裸芯片的裸露區域和第一裸芯片的裸露區域面積不等；

步驟S103：將第二裸芯片與第一裸芯片一一對應，并將第二裸芯片表面上的第二介電質層與第一裸芯片表面上的第一介電質層鍵合，同時第二裸芯表面裸露的第二互連引線焊盤和第一裸芯表面裸露的第一互連引線焊盤上下相對，從而形成空腔，所述第一互連引線焊盤和第二互連引線焊盤位于該空腔內；

步驟S104：將鍵合有第二裸芯片的第一半導體晶圓進行電鍍，使電鍍體從第二裸芯的邊界縱向填充所述空腔，形成使第一互連引線焊盤和第二互連引線焊盤上下對應互連的電鍍電學互連體。

2.如權利要求1所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，所述步驟S103中，每個第二裸芯片單獨與第一半導體晶圓上對應的第一裸芯片實施鍵合。

3.如權利要求1所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，在所述步驟S103中，包括：

將多個相互分離的第二裸芯片按照和第一裸芯片一一對應的位置排列，所有第二裸芯片的第二介電質層至于同一平面上，相互間填充注塑劑，注塑成第二晶圓；

將第二晶圓與第一半導體晶圓實現上下對位，以實現第二晶圓上每個第二裸芯片與第一半導體晶圓上相對應的第一裸芯片一一對應，通過第二裸芯片上的第二介電質層與第一裸芯片上的第一介電質層鍵合，實現第二晶圓與第一半導體晶圓以及每個第二裸芯片與相對應的第一裸芯片一一對準鍵合；

部分或全部去除注塑劑。

4.如權利要求3所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，在第一裸芯片和第二裸芯片鍵合之后還包括步驟：從第二晶圓與鍵合表面相對的背面對第二晶圓背晶減薄。

5.如權利要求3所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，去除注塑劑是采用灰化、干法刻蝕或者濕法刻蝕的方法。

6.如權利要求1所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，所述步驟S103中，第二裸芯片位于第二半導體晶圓上。

7.如權利要求3-6中任意一項所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，第一半導體晶圓與第二晶圓或者第二半導體晶圓大小相同，且第一半導體晶圓上的第一裸芯片數量與第二晶圓上的第二裸芯片數量相同，所述的第二裸芯片表面的第二介電質層與第一裸芯片表面的第一介電質層的鍵合是通過第一半導體晶圓與第二晶圓或者第二半導體晶圓間的光學對準晶圓級鍵合實現。

8.如權利要求7所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，在實施所述晶圓級鍵合之前，在第一半導體晶圓上的每個第一裸芯邊界通過刻蝕形成表面刻蝕溝槽。

9.如權利要求8所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，在第二晶圓或者第二半導體晶圓表面上通過刻蝕形成表面刻蝕溝槽，完成第一半導體晶圓與第二晶圓間的光學對準晶圓級鍵合之后，對第二晶圓的背面實施背晶減薄，以暴露出表面刻蝕溝槽和其下第一半導體晶圓的表面，以此將各個第二裸芯片相互分離。

10.如權利要求1所述的集成電路芯片立體堆疊系統集成封裝的制造方法，其特征在于，步驟S101中每個第一裸芯片表面上的所有第一互連引線焊盤電學連接；

其中，步驟S104電鍍為有極電鍍，實施電鍍的兩個電極之一在電鍍過程中保持與所述第一互連引線焊盤電學連接。