[發(fā)明專利]一種供電電源掉電處理電路和一種網(wǎng)絡(luò)終端

有效

• 申請(qǐng)?zhí)枺?/td>: 201410166797.2
• 申請(qǐng)日: 2014-04-23
• 公開（公告）號(hào): CN105024448B
• 公開（公告）日: 2017-07-28
• 發(fā)明（設(shè)計(jì)）人: 韓杰;楊春暉;王艷輝
• 申請(qǐng)（專利權(quán)）人: 北京視聯(lián)動(dòng)力國際信息技術(shù)有限公司
• 主分類號(hào): H02J9/06
• 分類號(hào): H02J9/06
• 代理公司: 北京潤(rùn)澤恒知識(shí)產(chǎn)權(quán)代理有限公司11319
• 代理人: 蘇培華

1.一種供電電源掉電處理電路，其特征在于，包括：供電電源、儲(chǔ)能單元、第一信號(hào)生成單元和CPU；其中，所述供電電源的電壓輸出端分別與所述儲(chǔ)能單元的電壓輸入端和所述第一信號(hào)生成單元的電壓輸入端連接；所述儲(chǔ)能單元的電壓輸出端與所述CPU的電壓輸入端連接，所述第一信號(hào)生成單元的第一信號(hào)輸出端與所述CPU的第一GPIO引腳連接；

在所述供電電源供電時(shí)，利用所述供電電源輸入所述儲(chǔ)能單元的電壓對(duì)所述儲(chǔ)能單元進(jìn)行充電；在供電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓高于或等于第一閾值時(shí)，所述第一信號(hào)輸出端輸出低電平至所述第一GPIO引腳；

在所述供電電源掉電時(shí)，所述儲(chǔ)能單元進(jìn)行放電以供所述CPU繼續(xù)工作；在掉電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓低于第一閾值時(shí)，所述第一信號(hào)輸出端輸出高電平至所述第一GPIO引腳；

所述第一GPIO引腳在檢測(cè)到電平由低到高跳變后產(chǎn)生第一中斷信號(hào)，致使所述CPU生成掉電信號(hào)，并將所述掉電信號(hào)發(fā)送至服務(wù)器，以通知服務(wù)器所述供電電源掉電；

其中，還包括第二信號(hào)生成單元，所述供電電源的電壓輸出端與所述第二信號(hào)生成單元的電壓輸入端連接，所述第二信號(hào)生成單元的第二信號(hào)輸出端與所述CPU的第二GPIO引腳連接；

在供電導(dǎo)致所述供電電源輸入所述第二信號(hào)生成單元的電壓高于或等于第二閾值時(shí)，所述第二信號(hào)輸出端輸出低電平至所述第二GPIO引腳；在掉電導(dǎo)致所述供電電源輸入所述第二信號(hào)生成單元的電壓低于第二閾值時(shí)，所述第二信號(hào)輸出端輸出高電平至所述第二GPIO引腳；所述第二閾值大于所述第一閾值；

所述第二GPIO引腳在檢測(cè)到電平由低到高跳變后產(chǎn)生第二中斷信號(hào)，致使所述CPU記錄所述供電電源的瞬時(shí)波動(dòng)次數(shù)，所述記錄為將所述供電電源的瞬時(shí)波動(dòng)次數(shù)加1。

2.根據(jù)權(quán)利要求1所述的供電電源掉電處理電路，其特征在于，所述第一信號(hào)生成單元包括第一電容，所述第一電容的第一端連接所述第一信號(hào)輸出端，所述第一電容的第二端接地；

在供電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓高于或等于第一閾值時(shí)，對(duì)所述第一電容進(jìn)行充電；

在掉電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓低于第一閾值時(shí)，所述第一電容放電致使所述第一信號(hào)輸出端輸出低電平至所述第一GPIO引腳；在所述第一電容放電結(jié)束后致使所述第一信號(hào)輸出端輸出高電平至所述第一GPIO引腳。

3.根據(jù)權(quán)利要求2所述的供電電源掉電處理電路，其特征在于，所述第一信號(hào)生成單元還包括第一電阻、第二電阻和第一MOS管，

其中，所述第一電阻的第一端連接所述第一信號(hào)生成單元的電壓輸入端連接，所述第一電阻的第二端連接所述第二電阻的第一端連接，所述第二電阻的第二端接地；

所述第一MOS管的柵極與所述第一電阻的第二端或者所述第二電阻的第一端連接，所述第一MOS管的漏極與所述第一信號(hào)輸出端連接，所述第一MOS管的源極接地；

在供電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓高于或等于第一閾值時(shí)，所述第一MOS管導(dǎo)通，致使所述第一信號(hào)輸出端輸出低電平；在掉電導(dǎo)致所述供電電源輸入所述第一信號(hào)生成單元的電壓低于第一閾值時(shí)，所述第一MOS管截止，致使所述第一信號(hào)輸出端輸出高電平。

4.根據(jù)權(quán)利要求1所述的供電電源掉電處理電路，其特征在于，所述第二信號(hào)生成單元包括第三電阻、第四電阻和第二MOS管，

其中，所述第三電阻的第一端連接所述第二信號(hào)生成單元的電壓輸入端連接，所述第三電阻的第二端連接所述第四電阻的第一端連接，所述第四電阻的第二端接地；

所述第二MOS管的柵極與所述第三電阻的第二端或者所述第四電阻的第一端連接，所述第二MOS管的漏極與所述第二信號(hào)輸出端連接，所述第二MOS管的源極接地；

在供電導(dǎo)致所述供電電源輸入所述第二信號(hào)生成單元的電壓高于或等于第二閾值時(shí)，所述第二MOS管導(dǎo)通，致使所述第二信號(hào)輸出端輸出低電平；在掉電導(dǎo)致所述供電電源輸入所述第二信號(hào)生成單元的電壓低于第二閾值時(shí)，所述第二MOS管截止，致使所述第二信號(hào)輸出端輸出高電平。

5.根據(jù)權(quán)利要求1所述的供電電源掉電處理電路，其特征在于，所述CPU在所述供電電源的瞬時(shí)波動(dòng)次數(shù)超過預(yù)設(shè)次數(shù)時(shí)，生成干擾信號(hào)，并將所述干擾信號(hào)發(fā)送至服務(wù)器，以通知服務(wù)器所述供電電源受到干擾。