[發明專利]一種半導體器件的制造方法、半導體器件和電子裝置

有效

• 申請號: 201410166586.9
• 申請日: 2014-04-24
• 公開（公告）號: CN105097513B
• 公開（公告）日: 2019-09-03
• 發明（設計）人: 居建華;俞少峰
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供半導體襯底，在所述半導體襯底的NMOS區和PMOS區形成鰭型結構；

步驟S102：在所述半導體襯底上形成位于所述鰭型結構兩側的淺溝槽隔離；

步驟S103：通過離子注入工藝在位于所述PMOS區的所述鰭型結構內注入鍺原子，以形成位于PMOS區的鰭型結構的內部靠近表面的鍺硅層，所述鍺硅層用于調節PMOS的功函數；

步驟S104：在所述PMOS區和所述NMOS區形成包括功函數層與金屬柵極的疊層結構；其中，在所述步驟S103中形成鍺硅層之后還包括：進行熱氧化工藝處理，以提高鍺原子在位于所述PMOS區的所述鰭型結構的內部的靠近表面的位置的濃度。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述離子注入工藝采用高溫高束流離子注入機完成。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述離子注入工藝的溫度為300-400℃。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S103包括：

步驟S1031：在所述半導體襯底上形成覆蓋所述NMOS區且露出所述PMOS區的掩膜層；

步驟S1032：利用所述掩膜層進行離子注入，在位于所述PMOS區的所述鰭型結構內注入鍺原子以形成鍺硅層，去除所述掩膜層。

5.如權利要求4所述的半導體器件的制造方法，其特征在于，在所述步驟S1032中，所述離子注入從位于所述PMOS區的所述鰭型結構的兩側分別依次進行。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S102包括：

步驟S1021：在所述半導體襯底上沉積介電材料；

步驟S1022：通過CMP工藝去除所述介電材料高于所述鰭型結構的部分，以形成淺溝槽隔離；

步驟S1023：對所述淺溝槽隔離進行回刻蝕，以暴露出所述鰭型結構的至少一部分側壁。

7.如權利要求6所述的半導體器件的制造方法，其特征在于，在所述步驟S1021中，所述沉積采用的方法為可流動的化學氣相沉積法。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，形成所述鰭型結構的方法包括刻蝕法。

9.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S104中，所述疊層結構在所述NMOS區與所述PMOS區的結構相同。

10.一種半導體器件，其特征在于，包括半導體襯底以及位于所述半導體襯底的NMOS區與PMOS區的鰭型結構，還包括位于所述PMOS區的所述鰭型結構的內部、靠近表面的用于調節PMOS的功函數的鍺硅層，位于所述鍺硅層的上方、通過熱氧化工藝形成的氧化層以提高鍺原子在位于所述PMOS區的所述鰭型結構的內部的靠近表面的位置的濃度。

11.如權利要求10所述的半導體器件，其特征在于，所述半導體器件還包括位于所述半導體襯底之上且位于所述鰭型結構的兩側的淺溝槽隔離。

12.如權利要求10所述的半導體器件，其特征在于，所述半導體器件還包括位于所述PMOS區與所述NMOS區的包括功函數層與金屬柵極的疊層結構，其中，所述疊層結構在所述NMOS區與所述PMOS區的結構相同。

13.一種電子裝置，其特征在于，包括如權利要求10所述的半導體器件。