[發明專利]基于DSP和FPGA的伺服系統實時運動控制器及控制方法

無效

• 申請號: 201410166049.4
• 申請日: 2014-04-23
• 公開（公告）號: CN103901804A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 薛紅琳;吳釗君;王強;張之萬;羅晶
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 岳泉清

技術領域

本發明涉及一種基于DSP和FPGA的伺服系統實時運動控制器及控制方法。屬于伺服系統運動控制領域。

背景技術

隨著運動控制技術的不斷進步和完善，運動控制器作為一個獨立的工業自動化控制類產品，已經廣泛應用于越來越多的產業領域，尤其在自動化控制領域更是占有主導地位。作為一種控制裝置，運動控制器以中央邏輯控制單元為核心，以傳感器為信號敏感元件，以電機或動力裝置和執行單元為控制對象。它的主要任務是根據運動控制的要求和傳感器件的信號進行必要的邏輯、數學運算，為電機或其它動力和執行裝置提供正確的控制信號。

伺服系統又稱隨動系統，是用來精確地跟隨或復現某個過程的反饋控制系統。隨著生產力的不斷發展，要求伺服系統向高精度、高速度、大功率方向發展，這就對其控制器提出了要求。有些伺服系統中，運動控制器需要實時的進行伺服控制，這需要以DSP和FPGA作為核心處理器，充分利用DSP高速精確和FPGA靈活的優勢對控制器進行優化。

發明內容

本發明是為了解決現有的運動控制器不能達到較高實時通信的問題?，F提供基于DSP和FPGA的伺服系統實時運動控制器及控制方法。

基于DSP和FPGA的伺服系統實時運動控制器，它包括FPGA、DSP、電機、時鐘電路、DA轉換模塊、碼盤信號接入電路、內存空間配置模塊、RS422通信接口和電機控制端子驅動接口，

所述RS422通信接口的數據信號輸入或輸出端連接FPGA的數據信號輸出或輸入端，時鐘電路的時鐘信號輸出端同時連接FPGA的時鐘信號輸入端和DSP的時鐘信號輸入端，DSP通過EMIF數據總線與內存空間配置模塊進行數據交互，內存空間配置模塊的內存空間配置信號輸入或輸出端連接FPGA的內存空間配置信號輸出或輸入端，DA轉換模塊、DSP和FPGA通過EMIF數據總線進行數據交互，FPGA的數字信號輸出端連接DA轉換模塊的數字信號輸入端，DA轉換模塊的模擬信號輸出端連接電機的模擬信號輸入端，碼盤信號接入電路的電機碼盤信號輸出端連接FPGA的電機碼盤信號輸入端，FPGA的驅動信號輸入或輸出端連接電機控制端子驅動接口的驅動信號輸出或輸入端。

基于DSP和FPGA的伺服系統實時運動控制器實現的控制方法，該方法包括以下步驟：

步驟一、上位機通過RS422通信接口發送指令給FPGA7，同時，FPGA7接收電機控制端子驅動接口的采集信號；并擇一執行步驟二或步驟三；

步驟二、FPGA將接收到的指令通過DSP的外部存儲器接口EMIF數據總線傳輸給DSP，由DSP進行處理指令并將處理結果通過EMIF數據總線送至內存空間配置模塊，同時，FFPGA7與內存空間配置模塊4進行通信；DA轉換模塊通過EMIF數據總線接收DSP的數字信號進行數模轉換得到電壓模擬信號，以此控制電機，執行步驟四；

步驟三、DA轉換模塊將FPGA接收電機控制端子驅動接口的驅動信號進行數模轉換后對電機進行控制，執行步驟四；

步驟四、采用碼盤信號接入電路接收電機碼盤的信號后轉換為TTL電平信號接入到FPGA中，DSP按照時鐘電路內的時鐘信號定時通過EMIF總線讀取FPGA中緩存的碼盤信息并對數據進行處理，DSP處理后的數據傳給FPGA，FPGA接收到的信號通過RS422通信接口回傳給上位機。

本發明利用DSP和串口豐富FPGA與外部進行通信，二者之間通過DSP的EMIF總線進行通信且共同組成運動控制器的核心處理器，RS422通信接口將上位機命令傳遞給核心處理器，核心處理器的命令信號經過DA轉換模塊后得到模擬電壓，用它來控制電機；電機碼盤信號接入電路將電機的碼盤信息傳遞給處理器，由DSP進行處理并發出控制信號，同時FPGA與電機控制端子驅動接口通信，組成控制回路。運動控制器作為下位機通過RS422通信接口高速接收上位機位置指令信息，實現了運動控制器實時通信的功能，同比現有的運動控制器實時通信的效率快了一倍以上。它可用于電機控制系統中。

附圖說明

圖1為具體實施方式一所述的基于DSP和FPGA的伺服系統實時運動控制器的原理示意圖，

圖2為具體實施方式二所述的DA轉換模塊的原理示意圖，

圖3為具體實施方式三所述的時鐘電路的原理示意圖，

圖4為具體實施方式四所述的4路模擬開關的原理示意圖，

圖5為具體實施方式五所述的碼盤信號接入電路的原理示意圖，

圖6為具體實施方式六所述的內存空間配置模塊的原理示意圖，