[發明專利]一種基于硅通孔的立體集成電路多物理域協同設計方法

有效

• 申請號: 201410165974.5
• 申請日: 2014-04-23
• 公開（公告）號: CN103942393B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 單光寶;劉松;謝成民;孫有民
• 申請（專利權）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

1.一種基于硅通孔的立體集成電路多物理域協同設計方法，其特征在于，包括以下操作：

1)對立體集成電路進行系統級劃分，將整體電路系統劃分為各個子模塊，劃分出的子模塊將會布置在立體疊層結構中的各層芯片上；

2)將劃分的各功能模塊進行功能性的電連接以實現立體集成電路的功能，得到立體集成電路原理圖；在各功能模塊連接完成后進行功能仿真；在功能仿真過程中如果發現功能有誤，則返回對各功能模塊的互聯關系進行修正，修正后再進行后續的功能仿真驗證步驟，至到所有功能仿真驗證通過；

3)以散熱性能最優為指導原則，進行立體集成電路疊層布局設計，然后通過熱仿真對疊層順序是否合理進行驗證，如果驗證不通過，則重新設計疊層順序進行后續的熱仿真，至到在熱仿真中散熱性能滿足預定的要求；

4)待立體集成電路疊層布局設計好后，進行立體集成電路三維電互連設計：

首先，進行硅通孔布局設計，根據立體集成電路原理圖設計步驟中各芯片二維互連關系，初步布置各層芯片硅通孔的位置；將各層芯片上硅通孔的名稱、物理二維坐標、穿過的芯片層數、與芯片的互連關系等信息建立成三維映射關系數據庫；

其次，進行布線設計，將三維映射關系中硅通孔的位置和互連信息，輸入現有二維布線軟件中，在各層芯片上漸進性RDL引線的設計，實現不同芯片上硅通孔之間電互連；如果在布線階段，發現某區域RDL引線布線資源不夠，則返回硅通孔布局設計階段，重新調整該區域硅通孔位置，并相應的更新三維映射關系數據庫中硅通孔信息，利用更新后的三維映射關系數據庫對該區域RDL引線進行重新設計；

最后，進行立體集成電路三維電互連設計設計規則檢查和物理驗證；

5)通過進行立體集成電路熱機械耦合仿真，確定疊層結構中的應力分布情況，找出應力較強區域，指導4)步驟立體集成電路三維電互連設計，優化硅通孔布局、布線；若仿真中應力超出設計規范，則返回4)步驟重新設計強應力區域內硅通孔布局和RDL布線；

6)通過時序仿真驗證立體集成電路時序完整性，驗證功能模式下立體集成電路時序是否滿足設計要求；若時序仿真結果出錯，則返回4)步驟重新設計硅通孔布局和RDL布線；

7)通過信號完整性仿真、電源完整性仿真，驗證立體集成電路系統在瞬態抽取電流時，是否存在電源完整性的問題；若仿真存在問題則返回4)步驟重新設計該區域內硅通孔布局和RDL布線。

2.如權利要求1所述的基于硅通孔的立體集成電路多物理域協同設計方法，其特征在于，在進行系統級劃分時，如按功能劃分，可將相同功能的模塊布置在同一層芯片上；按芯片制作工藝水平劃分，可將相同工藝水平條件下制作的模塊布置在同一芯片層上；按芯片功耗劃分，可將功耗差異不大的模塊布置在同一層芯片上。

3.如權利要求1所述的基于硅通孔的立體集成電路多物理域協同設計方法，其特征在于，在進行立體集成電路原理圖設計時，是按照立體集成電路中各層芯片的功能互連關系，相對應在平面電路設計軟件中畫出各功能模塊的二維互連關系，實現立體集成電路原理圖向平面集成電路原理圖的映射，不考慮三維硅通孔的互連特性；

在進行功能仿真時，原理圖中各芯片的RTL代碼，通過平面電路仿真工具進行功能驗證；如果仿真驗證后發現功能有誤，則需要立即返回立體集成電路原理圖設計階段對互聯關系進行修正，修正后再進行后續的功能仿真驗證步驟。

4.如權利要求3所述的基于硅通孔的立體集成電路多物理域協同設計方法，其特征在于，立體集成電路原理圖設計使用Altium?Designer二維電路原理圖設計軟件進行各功能模塊的二維互連；

功能仿真使用的軟件為二維電路仿真軟件ModelSim或Incisive。

5.如權利要求1所述的基于硅通孔的立體集成電路多物理域協同設計方法，其特征在于，在立體集成電路疊層布局設計時，芯片疊層順序以散熱性能最優為指導原則，將功耗大的芯片布置在頂層或底層靠近熱沉的位置；

所述的熱仿真是基于現有的有限元熱仿真軟件，根據疊層布局設計情況，建立相應的立體集成電路疊層三維仿真模型，在模型上加載各疊層芯片功耗、材料物理屬性，通過仿真計算出溫度場的分布情況，判斷該疊層順序下散熱性能是否符合設計最終要求；如果不合理，則返回立體集成電路疊層布局設計階段重新設計疊層順序。