[發明專利]WPAN中部分并行輸入的累加左移QC-LDPC編碼器

在審

• 申請號: 201410164067.9
• 申請日: 2014-04-23
• 公開（公告）號: CN103905061A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 張鵬;劉志文;張燕
• 申請（專利權）人: 榮成市鼎通電子信息科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及信道編碼領域，特別涉及一種WPAN系統中部分并行輸入的累加左移QC-LDPC編碼器。

背景技術

低密度奇偶校驗(Low-Density?Parity-Check,LDPC)碼是高效的信道編碼技術之一，而準循環LDPC(Quasi-Cyclic?LDPC，QC-LDPC)碼是一種特殊的LDPC碼。QC-LDPC碼的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環的特點，故被稱為QC-LDPC碼。循環矩陣的首行是末行循環右移1位的結果，其余各行都是其上一行循環右移1位的結果，因此，循環矩陣完全由其首行來表征。通常，循環矩陣的首行被稱為它的生成多項式。

WPAN標準采用系統形式的QC-LDPC碼，其生成矩陣G的左半部分是一個單位矩陣，右半部分是由a×c個b×b階循環矩陣G_i,j(0≤i<a,a≤j<t,t＝a+c)構成的陣列，如下所示：

其中，I是b×b階單位矩陣，0是b×b階全零矩陣。G的連續b行和b列分別被稱為塊行和塊列。由式(1)可知，G有a塊行和t塊列。令循環矩陣G_i,j的首行g_i,j是其生成多項式。WPAN標準采用了碼率η＝1/2、5/8、3/4和7/8四種QC-LDPC碼，均有t＝32和b＝21。圖1給出了不同碼率η下的參數a和c。

對于WPAN標準，生成矩陣G對應碼字v＝(s,p)，G的前a塊列對應的是信息向量s＝(e₀,e₁,…,e_a×b-1)，后c塊列對應的是校驗向量p＝(d₀,d₁,…,d_c×b-1)。以b比特為一段，信息向量s被等分為a段，即s＝(s₀,s₁,…,s_a-1)；校驗向量p被等分為c段，即p＝(p₀,p₁,…,p_c-1)。由v＝sG可知，第j-a段校驗向量滿足

p_j-a＝s₀G_0,j+s₁G_1,j+？+s_iG_i,j+？+s_a-1G_a-1,j????(2)

其中，0≤i<a，a≤j<t，t＝a+c。令和分別是生成多項式g_i,j循環右移n位和循環左移n位的結果，其中，0≤n≤b。那么，式(2)等號右邊的第i項可展開為