[發明專利]WPAN中部分并行輸入的累加左移準循環矩陣乘法器

在審

• 申請號: 201410164045.2
• 申請日: 2014-04-23
• 公開（公告）號: CN103905060A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 張鵬;劉志文;張燕
• 申請（專利權）人: 榮成市鼎通電子信息科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種WPAN中部分并行輸入的累加左移準循環矩陣乘法器，當采用近似下三角編碼方法對WPAN標準QC-LDPC碼進行編碼時涉及向量m與準循環矩陣F的乘法運算，矩陣F分為u塊行和u塊列，是由u×u個b×b階循環矩陣F_i,j構成的陣列，f_i,j是循環矩陣F_i,j的生成多項式，其中，b、i、j和u均為非負整數，0≤i<u，0≤j<u，WPAN標準采用了一種碼率η＝0.5的QC-LDPC碼，b＝21，u＝2，以b比特為一段，向量m被等分為u段，即m＝(m₀,m₁,…,m_u-1)，部分校驗向量p被等分為u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法器包括以下部件：

生成多項式查找表L₀、L₁，分別預存準循環矩陣F中第0、1塊列的循環矩陣生成多項式；

b位二進制乘法器M₀、M₁，分別對m的向量段和生成多項式查找表L₀、L₁的輸出比特進行標量乘；

b位二進制加法器A₀、A₁，分別對b位二進制乘法器M₀、M₁的乘積和移位寄存器R₀、R₁的內容進行模2加；

移位寄存器R₀、R₁，分別存儲b位二進制加法器A₀、A₁的和被循環左移1位后的結果以及最終的校驗段p₀、p₁。

2.根據權利要求1所述的一種WPAN中部分并行輸入的累加左移準循環矩陣乘法器，其特征在于，所述生成多項式查找表L₀、L₁分別存儲F的第0、1塊列中的所有生成多項式，對于任一塊列，依次存儲第0、1塊行對應的生成多項式。

3.一種WPAN中部分并行輸入的累加左移準循環矩陣串行乘法方法，當采用近似下三角編碼方法對WPAN標準QC-LDPC碼進行編碼時涉及向量m與準循環矩陣F的乘法運算，矩陣F分為u塊行和u塊列，是由u×u個b×b階循環矩陣F_i,j構成的陣列，f_i,j是循環矩陣F_i,j的生成多項式，其中，b、i、j和u均為非負整數，0≤i<u，0≤j<u，WPAN標準采用了一種碼率η＝0.5的QC-LDPC碼，b＝21，u＝2，以b比特為一段，向量m被等分為u段，即m＝(m₀,m₁,…,m_u-1)，部分校驗向量p被等分為u段，即p＝(p₀,p₁,…,p_u-1)，其特征在于，所述乘法方法包括以下步驟：

第1步，清零移位寄存器R₀、R₁；

第2步，輸入向量段m_i(0≤i<2)；

第3步，生成多項式查找表L₀、L₁分別輸出準循環矩陣F第i塊行中第0、1塊列的生成多項式比特，這些生成多項式比特分別通過b位二進制乘法器M₀、M₁與向量段m_i進行標量乘，b位二進制乘法器M₀、M₁的乘積分別通過b位二進制加法器A₀、A₁與移位寄存器R₀、R₁的內容相加，b位二進制加法器A₀、A₁的和被循環左移1位后的結果分別存入移位寄存器R₀、R₁；

第4步，重復第3步b次；

第5步，以1為步長遞增改變i的取值，重復第2～4步2次，直到整個向量m輸入完畢，此時，移位寄存器R₀、R₁存儲的分別是校驗段p₀、p₁，它們構成了部分校驗向量p＝(p₀,p₁)。