[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410163931.3
• 申請日: 2014-04-22
• 公開（公告）號: CN105097684B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 于書坤;韋慶松
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。本發明的半導體器件的制造方法，通過在進行應力臨近技術處理的步驟之后，增加去除形成于第一側壁頂端外側的突出物的步驟，可以提高間隙填充能力，保證層間介電層的正常沉積，從而提高整個半導體器件的良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，對于先進技術，由于相鄰的柵極之間的空間較小，在形成層間介電層(ILD)時的間隙填充變得十分困難，因此，往往需要進行應力臨近技術(SPT)處理以改善間隙填充工藝的余量。此外，應力臨近技術在改善溝道應力和提高載流子遷移率方面也發揮著重要的作用。

在進行應力臨近技術(SPT)處理時，濕法刻蝕和干法刻蝕均可被采用，其中，濕法SPT由于對金屬硅化物(NiSi)損耗小而被廣泛采用。在濕法SPT的過程中，基于對側壁薄膜的不同需求，側壁氮化硅(SiN)可以被完全或部分去除。通常地，側壁完全被去除有利于層間介電層的間隙填充和MMOS的應力改善；但是，對于高k金屬柵極技術而言，為保護氮化鈦(TiN)以及保護偏移側壁以避免出現金屬柵極凸起(protrusion)的問題，需要保留一部分的主側壁。采用包括位于內側的氧化物薄膜與位于外側的氮化硅薄膜的主側壁，可以在濕法SPT之后實現主側壁的部分去除(氧化物層被保留)。通常氮氧化物遮蔽層側壁(PSRspacer)不利于鍺硅的生長，因此，遮蔽層側壁(PSR spacer)通常與偏移側壁一樣采用氮化硅，而濕法SPT與氮氧化物主側壁(即，主側壁包括氧化物層和氮化硅層)則被廣泛用于高k金屬柵極技術中以實現部分主側壁的保留。但是，由于濕法SPT的各向同性刻蝕被主側壁中的氧化物層所阻擋，對遮蔽層側壁(氮化硅)的濕法刻蝕在垂直方向將變成各向異性刻蝕，因此，在遮蔽層側壁的頂端外側將由于刻蝕不均而形成明顯的突出物(overhang)，而這將導致層間介電層的填充能力變差。即使采用高深寬比(HARP)填充工藝，在沉積層間介電層之后，仍然會在層間介電層內形成空洞(void)。這些空洞將影響后續的層間介電層CMP、偽柵極去除和接觸孔的形成等工藝，最終導致半導體器件的良率下降。

由此可見，在現有的半導體器件的制造方法中，在濕法應力臨近技術(SPT)處理之后，遮蔽層側壁的頂端外側很容易形成突出物(overhang)，而這將影響層間介電層的間隙填充能力，最終導致半導體器件的良率下降。因此，為解決以上問題，有必要提出一種新的半導體器件的制造方法。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：

步驟S101：提供半導體襯底，在所述半導體襯底上形成包括偽柵極和偽柵極硬掩膜的偽柵極結構，并在所述偽柵極結構的兩側形成第一側壁；

步驟S102：在所述第一側壁的外側形成第二側壁，其中，所述第二側壁包括位于內側的氧化物層與位于外側的氮化硅層；

步驟S103：進行應力臨近技術處理，其中，經過所述應力臨近技術處理，所述偽柵極硬掩膜與所述第二側壁中的所述氮化硅層被去除，并在所述第一側壁的頂端外側形成突出物；

步驟S104：去除形成于所述第一側壁的頂端外側的所述突出物；

步驟S105：在所述半導體襯底上形成層間介電層。

可選地，在所述步驟S104中，去除所述突出物的方法包括SiCoNi刻蝕或干法刻蝕。

可選地，在所述步驟S104中，所述干法刻蝕采用的方法包括低偏壓低功率的干法刻蝕(soft etch)。

在所述步驟S104中，所述SiCoNi的優勢在于在去除突出物的同時對源漏區的金屬硅化物(鎳硅)的損耗較小。

可選地，在所述步驟S103中，所述應力臨近技術處理為濕法應力臨近技術處理。