[發明專利]部分并行輸入的右移累加QC-LDPC編碼器

在審

• 申請號: 201410163524.2
• 申請日: 2014-04-23
• 公開（公告）號: CN103905055A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 張鵬;劉志文;張燕
• 申請（專利權）人: 榮成市鼎通電子信息科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種部分并行輸入的右移累加QC-LDPC編碼器，QC-LDPC碼的生成矩陣G分為a塊行和t塊列，后c塊列對應的部分生成矩陣是由a×c個b×b階循環矩陣G_i,j構成的陣列，g_i,j是循環矩陣G_i,j的生成多項式，其中，t＝a+c，a、b、c、i、j和t均為非負整數，0≤i<a，a≤j<t，生成矩陣G對應碼字v＝(s,p)，G的前a塊列對應的是信息向量s，后c塊列對應的是校驗向量p，以b比特為一段，信息向量s被等分為a段，即s＝(s₀,s₁,…,s_a-1)，校驗向量p被等分為c段，即p＝(p₀,p₁,…,p_c-1)，其特征在于，所述編碼器包括以下部件：

b位移位寄存器對信息段進行循環右移；

生成多項式查找表L₀,L₁,…,L_c-1，分別預存QC-LDPC碼生成矩陣G中第a,a+1,…,t-1塊列的循環矩陣生成多項式；

b位二進制乘法器M₀,M₁,…,M_c-1，分別對移位寄存器的內容和生成多項式查找表L₀,L₁,…,L_c-1的輸出比特進行標量乘；

b位二進制加法器A₀,A₁,…,A_c-1，分別對b位二進制乘法器M₀,M₁,…,M_c-1的乘積和累加器R₀,R₁,…,R_c-1的內容進行模2加；

累加器R₀,R₁,…,R_c-1，分別存儲b位二進制加法器A₀,A₁,…,A_c-1的結果以及最終的校驗段p₀,p₁,…,p_c-1。

2.根據權利要求1所述的一種部分并行輸入的右移累加QC-LDPC編碼器，其特征在于，所述生成多項式查找表L₀～L_c-1分別存儲G的第a～t-1塊列中的所有生成多項式，對于任一塊列，依次存儲第0,1,…,a-1塊行對應的生成多項式。生成多項式查找表L₀～L_c-1串行輸出生成多項式的比特。

3.一種部分并行輸入的右移累加QC-LDPC編碼方法，QC-LDPC碼的生成矩陣G分為a塊行和t塊列，后c塊列對應的部分生成矩陣是由a×c個b×b階循環矩陣G_i,j構成的陣列，g_i,j是循環矩陣G_i,j的生成多項式，其中，t＝a+c，a、b、c、i、j和t均為非負整數，0≤i<a，a≤j<t，生成矩陣G對應碼字v＝(s,p)，G的前a塊列對應的是信息向量s，后c塊列對應的是校驗向量p，以b比特為一段，信息向量s被等分為a段，即s＝(s₀,s₁,…,s_a-1)，校驗向量p被等分為c段，即p＝(p₀,p₁,…,p_c-1)，其特征在于，所述編碼方法包括以下步驟：

第1步，清零累加器R₀,R₁,…,R_c-1；

第2步，移位寄存器輸入信息段s_i，其中，0≤i<a；

第3步，生成多項式查找表L₀,L₁,…,L_c-1分別輸出生成矩陣G第i塊行中第a,a+1,…,t-1塊列的生成多項式比特，這些生成多項式比特分別通過b位二進制乘法器M₀,M₁,…,M_c-1與移位寄存器的內容進行標量乘，b位二進制乘法器M₀,M₁,…,M_c-1的乘積分別通過b位二進制加法器A₀,A₁,…,A_c-1與累加器R₀,R₁,…,R_c-1的內容相加，b位二進制加法器A₀,A₁,…,A_c-1的和分別存入累加器R₀,R₁,…,R_c-1；

第4步，移位寄存器循環右移一位，重復第3步b次；

第5步，以1為步長遞增改變i的取值，重復第2～4步a次，直到整個信息向量s輸入完畢，此時，累加器R₀,R₁,…,R_c-1存儲的分別是校驗段p₀,p₁,…,p_c-1，它們構成了校驗向量p＝(p₀,p₁,…,p_c-1)。