[發明專利]垂直溝道雙機制導通納米線隧穿晶體管及制備方法

有效

• 申請號: 201410162765.5
• 申請日: 2014-04-22
• 公開（公告）號: CN103996713B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 王超;黃如;吳春蕾;黃芊芊;趙陽
• 申請（專利權）人: 北京大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L21/265
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙)11360
• 代理人: 朱紅濤

技術領域

本發明屬于CMOS超大規模集成電路(ULSI)中場效應晶體管邏輯器件領域，具體涉及一種垂直溝道雙機制導通納米線隧穿晶體管。

背景技術

自集成電路誕生以來，微電子集成技術一直按照“摩爾定律”不斷發展，半導體器件尺寸不斷縮小。隨著半導體器件進入深亞微米范圍，傳統MOSFET器件由于受到自身擴散漂流的導通機制所限，亞閾值斜率受到熱電勢kT/q的限制而無法隨著器件尺寸的縮小而同步減小。這就導致MOSFET器件泄漏電流縮小無法達到器件尺寸縮小的要求，整個芯片的能耗不斷上升，芯片功耗密度急劇增大，嚴重阻礙了芯片系統集成的發展。為了適應集成電路的發展趨勢，新型超低功耗器件的開發和研究工作就顯得特別重要。隧穿場效應晶體管(簡稱隧穿晶體管，TFET，Tunneling?Field-Effect?Transistor)采用帶帶隧穿(BTBT)新導通機制，是一種非常有發展潛力的適于系統集成應用發展的新型低功耗器件。TFET通過柵電極控制源端與溝道交界面處隧穿結的隧穿寬度，使得源端價帶電子隧穿到溝道導帶(或溝道價帶電子隧穿到源端導帶)形成隧穿電流。這種新型導通機制突破傳統MOSFET亞閾值斜率理論極限中熱電勢kT/q的限制，可以實現低于60mV/dec的超陡亞閾值斜率，降低器件靜態漏泄電流進而降低器件靜態功耗。

但是，由于半導體帶帶隧穿效率偏低，TFET的開態電流與傳統MOSFET相比比較低，不能滿足系統集成應用中的要求。因此，保持較陡直的亞閾值斜率的同時，提高TFET開態電流是TFET器件應用中需要解決的一個非常重要的問題。

發明內容

本發明的目的在于提供一種垂直溝道雙機制導通納米線隧穿晶體管。該器件結構可以保持隧穿場效應晶體管較陡直的亞閾值斜率，同時能夠顯著提高晶體管的開態電流。

本發明提供的技術方案如下：

一種垂直溝道雙機制導通納米線隧穿晶體管，沿納米線直徑方向剖面圖如圖1所示，包括熱電子發射源區9，隧穿源區3，溝道區2，隧穿漏區1，以及納米線的柵5；控制柵環繞于溝道，其特征是，帶帶隧穿發生在隧穿源區3與溝道2交界面處，在隧穿源區3下方存在一個與隧穿源區摻雜類型相反的熱電子發射源區9；并且隧穿源區電位浮置，器件的源端電位加在熱電子發射源區；對于N型器件來說，熱電子發射源區為N型重摻雜，隧穿源區為P型重摻雜，漏區為N型重摻雜，溝道區為P型輕摻雜；而對于P型器件來說，熱電子發射源區為P型重摻雜，隧穿源區為N型重摻雜，漏區為P型重摻雜，溝道區為N型輕摻雜。

優選的技術方案：

所述的隧穿晶體管，對于N型器件來說，熱電子發射源區為N型重摻雜，摻雜濃度為1E20cm^-3-1E21cm^-3；隧穿源區為P型重摻雜，摻雜濃度為1E18cm^-3-1E20cm^-3；漏區為N型重摻雜，摻雜濃度為1E18cm^-3-1E19cm^-3；溝道區為P型輕摻雜，摻雜濃度為1E13cm^-3-1E15cm^-3；

對于P型器件來說，熱電子發射源區為P型重摻雜，摻雜濃度為1E20cm^-3-1E21cm^-3；隧穿源區為N型重摻雜，摻雜濃度為1E18cm^-3-1E20cm^-3；漏區為P型重摻雜，摻雜濃度為1E18cm^-3-1E19cm^-3；溝道區為N型輕摻雜，摻雜濃度為1E13cm^-3-1E15cm^-3。

所述的隧穿晶體管，所述器件中隧穿源區摻雜濃度和沿溝道方向寬度是器件設計的重要參數，過高的隧穿源區摻雜濃度將減小熱電子發射源區電子翻越勢壘的效率，導致熱發射電流減??；過低的隧穿源區摻雜濃度將減小隧穿結處帶帶隧穿電流，導致TFET開啟時亞閾斜率增大；過寬的隧穿源區將明顯減小熱電子發射機制產生的電流；過短的隧穿源區有可能導致隧穿源區部分被熱電子發射源區耗盡，從而抑制了隧穿源區與溝道間隧穿結處的帶帶隧穿電流，導致器件性能退化。隧穿源區摻雜濃度根據對應熱電子發射源區摻雜濃度不同而取值在1E18cm^-3-1E20cm^-3之間，沿溝道方向寬度取值在50nm-1.5um之間。