[發明專利]基于FPGA的大動態范圍數字信道化接收機及工作方法

有效

• 申請號: 201410161998.3
• 申請日: 2014-05-08
• 公開（公告）號: CN103929387B
• 公開（公告）日: 2017-06-27
• 發明（設計）人: 梅冬;黎琴;李斌;朱立;夏天成
• 申請（專利權）人: 常州國光數據通信有限公司
• 主分類號: H04L27/00
• 分類號: H04L27/00;H04B1/06
• 代理公司: 常州市科誼專利代理事務所32225
• 代理人: 孫彬

1.一種基于FPGA的大動態范圍數字信道化接收機的工作方法，其特征在于，包括如下步驟：

步驟S100：對接收的天線信號進行低通濾波，得到一短波信號；

步驟S200：通過功分器對所述短波信號等分為W路帶限信號；

步驟S300：通過AD模塊在一采樣頻率f₁下對W路帶限信號分別進行采樣，并將所獲得的W路采樣信號送入數字下變頻模塊；

步驟S400：所述數字下變頻模塊分別將輸入的W路采樣信號進行正交化處理，以獲得W路基帶信號；

步驟S500：所述W路基帶信號分別通過第一次自動增益控制處理后，將每路基帶信號分別進行n路均勻信道化處理，以獲得W*n路窄帶信號；

步驟S600：所述W*n路窄帶信號分別通過第二次自動增益處理后，每路窄帶信號均進行p路隨機信道化處理，以獲得W*p路信道信號；

步驟S700：所述W*p路信道信號分別通過第三次自動增益控制處理后，進行捕獲處理，將捕獲處理后的W*p路信道信號添加TCP/IP協議，并經過千兆以太網輸出。

2.根據權利要求1所述的基于FPGA的大動態范圍數字信道化接收機的工作方法，其特征在于，所述步驟S400中所述數字下變頻模塊分別將輸入的W路采樣信號進行正交化處理的方法，包括如下步驟：

步驟S410：使用FPGA集成的IP核生成的第一數字控制振蕩器，根據W路采樣信號的各自的相位增量參數，第一數字控制振蕩器分別輸出相應的W路本振信號，各路本振信號分別與相應采樣信號相乘，得到W路正交信號I、Q；

步驟S420：將W路正交信號I、Q分別經過低通濾波，A倍抽取，以得到頻率為f₂＝f₁/A,帶寬為±f₂/2的基帶信號。

3.根據權利要求2所述的基于FPGA的大動態范圍數字信道化接收機的工作方法，其特征在于，所述步驟S500中每路基帶信號分別進行n路均勻信道化處理的方法，包括如下步驟：

步驟S510：每一路基帶信號輸入緩存，該緩存采用乒乓緩存結構，設置兩組復數移位寄存器，移位寄存器的移位時鐘為f₂，m個時鐘后，輸入、輸出端同步切換，切換頻率為f₃；

步驟S520：讀緩存數據，使用K階移位寄存器濾波引擎對基帶信號做1/m倍抽取、濾波處理，輸出n路頻率為f₃的正交信號；

步驟S530：對所述正交信號做n點FFT處理，實現相位校正，以得到頻率為f₃＝f₂/m、帶寬為±f₂/2n的n路窄帶信號。

4.根據權利要求3所述的基于FPGA的大動態范圍數字信道化接收機的工作方法，其特征在于，所述步驟S600中所述每路窄帶信號分別進行p路隨機信道化處理的方法，包括如下步驟：

步驟S610：預設接收信道、相位增量參數，即，將p個信道參數和相應相位增量參數分別寫入若干對應信道號寄存器組和相位增量寄存器組；

步驟S620：各信道號寄存器組分別根據相應相位增量寄存器組的數據更新數據；

步驟S630：使用FPGA集成的IP核生成第二數字控制振蕩器，根據信道號寄存器組、相位增量寄存器組數據設定第二數字控制振蕩器的參數，通過第二數字控制振蕩器輸出的W*p路本振信號，與W*p路復正交信號相乘，得到W*p路帶寬為X的復正交信號；

步驟S640：所述復正交信號經過低通濾波，B倍抽取，得到頻率為f₄＝f₃/B,帶寬為X的p路信道信號，且帶寬X表示3kHZ的帶寬。