[發明專利]一種基于FPGA的高帶寬以太網IP核

有效

• 申請號: 201410158047.0
• 申請日: 2014-04-18
• 公開（公告）號: CN103916252B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 劉廣森;趙曉冬;周祚峰;劉慶;邊河;郭惠楠;張輝;郭云曾;常三三
• 申請（專利權）人: 中國科學院西安光學精密機械研究所
• 主分類號: H04L12/02
• 分類號: H04L12/02
• 代理公司: 西安智邦專利商標代理有限公司61211
• 代理人: 胡樂

技術領域

本發明屬于網絡通信技術領域，涉及一種基于FPGA的高帶寬以太網IP核的設計與開發。

技術背景

目前，基于以太網的數據傳輸通信已經廣泛應用，但是這些應用大多依靠計算機與網卡組合來實現。對于一些嵌入式系統領域的數據傳輸要求來說，這樣的實現方法不合適。

在嵌入式系統開發中，普遍采用ARM或者DSP這些微處理器來實現網絡傳輸通信的方法，但是由于微處理器是運行其內部程序來進行數據處理，具有分時多任務處理的特點，不能在同一時刻同時并行處理多個任務，這就導致了其網絡傳輸速率峰值不高的缺陷。在商業嵌入式應用領域中，采用ARM或者DSP進行千兆以太網數據通信時，其通信均值速率一般在400Mbps以下，只能適用于較一般情況下的以太網實時通信，無法滿足大批量數據高帶寬實時通信的需求。

現階段，商業上主流的FPGA生產廠家Altera和Xilinx都開發出了千兆以太網IP核，但是其使用都需要支付相當昂貴的授權費用，且其提供的以太網IP核后端一般都與其內部軟核相連，從而導致其整體架構上通信均值速率不高，通信均值低于600Mbps。

綜上所述，在一些高清無損圖像傳輸領域，或者大數據量高帶寬的傳輸、實時性的要求高、成本研發有限的情況下，上述嵌入式系統開發的千兆以太網實時處理性能無法滿足要求，所以有必要研制一套能夠勝任低成本、高實時性、高帶寬的千兆以太網嵌入式邏輯接口。

發明內容

本發明針對現有技術的不足，開發設計出了一種基于FPGA的以太網IP核，解決了嵌入式應用領域中千兆以太網實時數據傳輸過程中通信速率均值不高的問題，使其能夠更加方便地應用在大數據量高帶寬的以太網傳輸通信領域。

本發明的基本解決方案如下：

基于FPGA的高帶寬以太網IP核，其中FPGA采用RGMII接口與一物理層PHY芯片通信連接，物理層以上的協議全部在FPGA內部實現；其特殊之處在于，該以太網IP核包括：

接收模塊，用于接收網絡數據，實時檢測以太網幀頭起始字節，在確認接收到以太網幀頭后，開始接收整個以太網幀，并對接收到的以太網幀的協議類型進行判別，將接收到的以太網幀分為ARP數據幀和以太網數據幀，分別放在兩個不同的緩存區，記為ARP_RX_RAM和ETHENT_RX_RAM；

ARP幀處理模塊，用于對所述ARP數據幀進行處理；（具體處理方式可以參照現有技術，即：按照ARP數據幀的格式，判別接收到的ARP數據幀為請求幀或應答幀，若為應答幀則丟棄該幀，若為請求幀，則判別請求幀內的目的IP地址與IP核自身的IP地址是否一致，如果一致則進行ARP請求幀的響應回復，如果不一致則丟棄該幀）

以太網數據幀處理模塊，用于對所述以太網數據幀進行處理，即判別其協議具體類型和整幀長度，進行以太網數據幀頭校驗位和幀尾部CRC校驗位的計算，若計算得出幀頭校驗位或者CRC校驗位錯誤，則丟棄該數據幀，否則將該幀存入緩存區ETHENT_REC_RAM；

發送模塊，設置有多個雙端口的FIFO，用以分別緩存不同接口發來的數據，其中至少一個接口對應于所述ARP幀處理模塊回復的響應幀；然后判別各個雙端口的FIFO的狀態以及是否寫入完畢，按照寫入完畢的順序依次發送各個雙端口的FIFO中的數據；通過以太網接口（RJ45）向外發送以太網幀時，采用流水線作業的編程機制，分別進行待發送以太網幀的幀頭的校驗計算、UDP幀校驗的計算，以及CRC校驗碼的計算，在CRC校驗的計算中，采用CRC32的循環校驗碼計算模塊生成每個待發送以太網幀的CRC校驗碼在每個待發送以太網幀的幀尾部輸出。

基于上述基本解決方案，本發明還作如下優化限定或改進：

所述發送模塊還設置有一緩存區，該緩存區采用CAM查詢表方式存入以太網絡上已知的IP及其對應MAC地址并實時更新；若待發送以太網幀的目的IP及其對應的MAC地址能夠在CAM查詢表中查找到，則直接按照CAM查詢表記錄的地址發送。（若在CAM查詢表沒有對應的記錄，則可以參照現有技術發送一包ARP請求幀，然后將返回的ARP應答幀中的IP及其對應MAC地址提取出來存入CAM查詢表，同時按照該地址發送以太網幀）

所述接收模塊還通過實時檢測每秒以太網接入時鐘上升沿的個數以確定接入的以太網速率，從而動態調整RGMII接口時鐘頻率（即可實現100Mbps或者1000Mbps以太網連接的自動切換）。

以太網IP核內部主時鐘為100MHZ，16位數據并行運算。