[發明專利]每單元多比特存儲裝置

有效

• 申請號: 201410156241.5
• 申請日: 2014-04-18
• 公開（公告）號: CN103943138B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 汪輝;施琛;田犁;章琦;汪寧;方娜;封松林
• 申請（專利權）人: 中國科學院上海高等研究院
• 主分類號: G11C11/16
• 分類號: G11C11/16
• 代理公司: 上海光華專利事務所31219
• 代理人: 李儀萍

技術領域

本發明涉及半導體器件領域，特別是涉及一每單元多比特存儲裝置。

背景技術

隨機存儲器（SRAM和DRAM）在斷電后所存儲的數據會隨之丟失，且其只能編碼“0”和“1”兩個數據位，無法實現每單元多比特的存儲，隨后人們設計并開發除了非易失性存儲器，例如閃速存儲器，既能夠在斷電的時候存儲數據，又能實現多比特編碼，且集成度高。

閃速存儲器的存儲單元可以包括電隔離的浮置柵極、襯底上分別在浮置柵極的第一和第二側的源極和漏極區域、以及被配置為控制該浮置柵極的控制柵極。典型地，閃速存儲器的存儲單元的閾值電壓取決于存儲在該浮置柵極中的電荷量。通過感測因閾值電壓差值引起的閃速存儲器的存儲單元的單元電流的變化量可以檢測出存儲單元中存儲的數據。

當向閃速存儲器的存儲單元寫和/或擦除數據時，典型地使用相對于電源電壓Vcc的高電壓。在寫和/或擦除操作中，通過隧穿環繞浮置柵極的絕緣層可以將電荷注入該浮置柵極或從該浮置柵極中抽出。

典型地，閃速存儲器的存儲單元的柵極電連接至字線，漏極電連接至位線。該字線電連接至行譯碼器且該位線電連接至讀寫電路。可以配置行譯碼器以選擇多條字線中的一條且可以向被選擇的字線施加字線電壓。字線電壓為施加到字線用于執行寫、讀和/或擦除操作的電壓。配置讀寫電路使之選擇多條位線中的一條并可以向被選擇的位線施加位線電壓。位線電壓為施加到位線用于執行寫、讀和/或擦除操作的電壓。此外，該讀寫電路同樣電連接至被選擇的字線和被選擇的位線，可以通過被選擇的位線輸出存儲單元的數據。

但是，閃速存儲器在數據的寫入和擦除過程中均要采用高電壓（5V～15V），且擦除操作速度較慢。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一每單元多比特存儲裝置，用于解決現有技術中多比特存儲裝置寫操作速度較慢、且寫操作和擦除操作所需電壓較高的問題。

為實現上述目的及其他相關目的，本發明提供一每單元多比特存儲裝置，所述每單元多比特存儲裝置包括：存儲單元陣列、行地址譯碼模塊、列地址譯碼模塊、讀寫控制模塊、多條第一字線和多條第一位線，其中，

所述存儲單元陣列包括多個存儲單元子陣列，每一子陣列的存儲單元的控制柵極耦合至同一條第一字線，每一子陣列的每個存儲單元的漏極和與其位于同一列的存儲單元的漏極耦合至同一條第一位線，漏極和與其位于同一列的存儲單元的漏極耦合至同一條漏極連接線，所述存儲單元除控制柵極、源極、漏極外，還包括半浮柵，且所述半浮柵的摻雜類型與源極、漏極相反；所述半浮柵與漏極摻雜區接觸并形成一嵌入式二極管；所述控制柵極延伸至漏極摻雜區上方并覆蓋其表面，所述半浮柵、漏極摻雜區及延伸至漏極摻雜區上方的控制柵極形成一嵌入式隧穿場效應晶體管，所述存儲單元在多級預定電壓作用下產生多種預定電流值，所述多種預定電流值用于表征所述存儲單元的多種存儲狀態；

所述行地址譯碼模塊耦合至所述多條第一字線，用于產生行選信號，以及根據所述行選信號選中一條第一字線；

所述列地址譯碼模塊耦合至所述讀寫控制模塊，用于產生列選信號，并發送至讀寫控制模塊使其根據所述列選信號選中一條第一位線；

所述讀寫控制模塊耦合至所述多條第一位線和所述存儲單元的漏極連接線，用于接收所述列選信號和讀寫指令信號，并根據所述列選信號和讀寫指令信號控制所述存儲單元讀出和寫入數據。

優選地，所述行地址譯碼模塊包括第一字線譯碼單元和第二字線譯碼單元，其中：

所述第二字線譯碼單元耦合至所述第一字線譯碼單元，用于產生第二字線信號和片選信號，并輸入至所述第一字線譯碼單元；

所述第一字線譯碼單元通過第一字線耦合至所述存儲單元的控制柵極，用于將所述第二字線信號和片選信號譯碼為行選信號，并根據所述行選信號選中一條第一字線，以及接收讀寫指令信號，并根據所述讀寫指令信號將讀寫電平施加至所述選中的第一字線。

優選地，所述第一字線譯碼單元進一步包括與門邏輯單元，用于將所述第二字線信號和片選信號進行“與”運算。

優選地，所述與門邏輯單元為多級與門邏輯單元，其中，下一級與門邏輯單元將上一級與門邏輯單元的輸出和相應級別的片選信號輸入進行“與”運算。

優選地，所述第一字線譯碼單元包括：

多個電阻元件，所述多個電阻元件串聯至芯片供電電源，用于產生分壓電平；

數據選擇器，耦合至所述多個電阻元件和多條第一字線，用于將執行所述讀寫指令信號所需的電平以及非執行所述讀寫指令信號所需的電平分別輸出至對應的第一字線。