[發明專利]一種側壁絕緣的圓片級CSP封裝結構及其封裝方法

在審

• 申請號: 201410156161.X
• 申請日: 2014-04-18
• 公開（公告）號: CN103904045A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 張黎;陳錦輝;賴志明;孫超
• 申請（專利權）人: 江陰長電先進封裝有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/50
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 彭英

技術領域

本發明涉及圓片級CSP封裝結構及其封裝方法，尤其是一種側壁絕緣的圓片級CSP封裝結構及其封裝方法，屬于半導體封裝技術領域。?

背景技術

現有的圓片級CSP（Chip?Scale?Package）封裝結構，其芯片四周的硅裸露在組裝環境中，在貼裝回流工藝中，焊錫球或電極區域容易因為焊錫膏印刷量過多而導致部分焊錫爬升到芯片側壁裸露的硅上面，造成芯片漏電。同時，對于極小尺寸封裝產品，如0402、0210、01005等尺寸的封裝產品而言，如圖1左圖所示，其自身重量很輕，在表面貼裝過程中如果兩電極的焊錫膏印刷量有差異，以及回流受熱溫度不均，造成電極兩端不平衡，極易導致器件一端翹起，形成“墓碑”現象，如圖1右圖所示，造成器件貼裝不良。?

發明內容

本發明的目的在于克服上述圓片級CSP封裝結構的不足，提供一種改善器件貼裝不良、且不易造成芯片漏電的側壁絕緣的圓片級CSP封裝結構及其封裝方法。?

本發明的目的是這樣實現的：?

本發明一種側壁絕緣的圓片級CSP封裝結構，包括帶有若干個芯片電極的硅基本體，還包括絕緣層，所述絕緣層設置于芯片電極一側的所述硅基本體的表面以及所述硅基本體的側壁，所述絕緣層于芯片電極的正上方開設絕緣層開口，所述絕緣層開口內設置金屬凸點，所述金屬凸點與芯片電極固連。

本發明所述芯片電極呈陣列狀分布。?

?本發明所述金屬凸點于絕緣層上方的高度h1，?h1≥10μm。?

進一步地，所述金屬凸點于絕緣層上方的高度h1，15μm≤h1≤25μm。?

本發明位于所述芯片電極另一側的所述硅基本體的表面設置背面保護層。?

進一步地，位于所述芯片電極一側的所述硅基本體的周邊呈臺階狀，所述芯片電極位于臺階狀的硅基本體的頂部；所述絕緣層設置于芯片電極一側的所述硅基本體的表面以及所述硅基本體的側壁，所述絕緣層于芯片電極的正上方開設絕緣層開口，所述絕緣層開口內設置金屬凸點，所述金屬凸點與芯片電極固連。?

進一步地，所述硅基本體的臺階狀側壁至少有一階臺階。?

進一步地，所述臺階的總深度h2≥30μm?。?

進一步地，所述臺階的總深度h2為100～150μm?。?

本發明的有益效果是：?

1、本發明側壁絕緣的圓片級CSP封裝結構，其在硅基本體的側壁設置臺階結構且布滿絕緣層，消除了硅基側壁的爬錫現象，克服了芯片尺寸封裝的漏電問題，提升了器件的貼裝良率；

2、本發明側壁絕緣的圓片級CSP封裝方法，其制程簡潔，降低了生產成本。

附圖說明???????

圖1是現有圓片級CSP封裝結構的爬錫現象的示意圖；

圖2為一種側壁絕緣的圓片級CSP封裝方法的工藝流程圖；

圖3為一種側壁絕緣的圓片級CSP封裝結構實施例一的剖面示意圖；

圖4為圖3的芯片電極與硅基本體位置關系的正面示意圖；

圖5至圖20為實施例一的封裝方法的工藝過程示意圖；

圖21為本發明一種側壁絕緣的圓片級CSP封裝結構實施例二的剖面示意圖；

圖22至圖27為實施例二的封裝方法的工藝過程示意圖；

圖28和圖29為本發明一種側壁絕緣的圓片級CSP封裝結構實施例三的剖面示意圖；

圖30為本發明一種側壁絕緣的圓片級CSP封裝結構實施例四的芯片電極與硅基本體位置關系的正面示意圖；

圖31為本發明一種側壁絕緣的圓片級CSP封裝結構實施例五的剖面示意圖；

其中，

圓片100

硅基本體101

芯片電極110

寬溝槽120

臺階121

背面保護層130

絕緣層200

絕緣層開口201

光刻膠層300

光刻開口圖形301

金屬凸點400

膜層Ⅰ510

膜層Ⅱ520。

具體實施方式

現在將在下文中參照附圖更加充分地描述本發明，在附圖中示出了本發明的示例性實施例，從而本公開將本發明的范圍充分地傳達給本領域的技術人員。然而，本發明可以以許多不同的形式實現，并且不應被解釋為限制于這里闡述的實施例。?

實施例一?

參見圖2，本發明一種側壁絕緣的圓片級CSP封裝方法，其工藝流程如下：

執行步驟一：提供帶有芯片電極陣列的圓片；