[發明專利]減小系統待機狀態下時鐘電流的控制系統

在審

• 申請號: 201410156006.8
• 申請日: 2014-04-17
• 公開（公告）號: CN105094268A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 樊茂
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

技術領域

本發明涉及電子技術領域，具體涉及一種控制系統。

背景技術

時鐘產生電路是電子系統中的重要組成單元，用于產生時間基準或時鐘信號，以控制和協調整個系統的工作，在實際系統中，各個功能或單元模塊在工作模式下往往需要多個相位的時鐘信號，如圖1所示，通過設置多相位時鐘產生電路產生多個時鐘信號提供給電子系統，以分別控制各個電路或單元模塊，滿足工作需求。

然而，為了功率或性能管理的需要，電子及通信系統還需要在非工作模式下運行，如移動設備，在待機模式下或低電量狀況下，某些功能或單元模塊應當處于關閉或低功耗模式，并不需要正常工作時的時鐘信號進行驅動，而現有的系統靜態電流偏大，增大了系統的功耗，不能適應系統功率或性能管理的需求。

發明內容

本發明的目的在于，提供一種減小系統待機狀態下時鐘電流的控制系統，解決以上技術問題。

本發明所解決的技術問題可以采用以下技術方案來實現：

減小系統待機狀態下時鐘電流的控制系統，其中，包括，

第一時鐘信號產生電路，用于產生第一組時鐘信號；

第二時鐘信號產生電路，用于產生第二組時鐘信號，所述第一組時鐘信號的時鐘頻率低于所述第二組時鐘信號的時鐘頻率；

選通信號產生電路，用于產生選通信號，所述第一時鐘信號產生電路與所述第二時鐘信號產生電路在所述選通信號的作用下于設定的系統進入待機模式時向設定的系統提供所述第一組時鐘信號，并于設定的系統于工作模式時向設定的系統提供所述第二組時鐘信號。

優選地，所述第一時鐘信號產生電路向設定的系統提供所述第一組時鐘信號時所述第二時鐘信號產生電路停止工作。

優選地，所述第二時鐘信號產生電路向設定的系統提供所述第二組時鐘信號時所述第一時鐘信號產生電路停止工作。

優選地，所述第一時鐘信號產生電路為用于產生單相位時鐘信號的單相位時鐘信號產生電路。

優選地，所述第二時鐘信號產生電路為用于產生多相位時鐘信號的多相位時鐘信號產生電路。

優選地，所述第一時鐘信號產生電路包括N級串聯耦接的第一類延遲單元，每個所述第一類延遲單元包括一輸入節點、一反相器、一輸出節點，其中N為大于或等于3的正整數。

優選地，一所述第一類延遲單元的輸出節點連接下一個所述第一類延遲單元的輸入節點，最后一個第一類延遲單元的輸出節點反饋至第一個第一類延遲單元的輸入節點。

優選地，所述第二時鐘信號產生電路包括M級串聯耦接的第二類延遲單元，其中M為大于或等于3的正整數。

優選地，所述第二類延遲單元包括一同相輸入節點、一反相輸入節點、一差分放大器、一同相輸出節點、一反相輸出節點。

優選地，M取奇數時，一所述第二類延遲單元的同相輸出節點連接下一個所述第二類延遲單元的反相輸入節點，一所述第二類延遲單元的反相輸出節點連接下一個所述第二類延遲單元的同相輸入節點，最后一個第二類延遲單元的同相輸出節點反饋至第一個第二類延遲單元的反相輸入節點，最后一個第二類延遲單元的反相輸出節點反饋至第一個第二類延遲單元的同相輸入節點。

優選地，M取偶數時，一所述第二類延遲單元的同相輸出節點連接下一個所述第二類延遲單元的反相輸入節點，一所述第二類延遲單元的反相輸出節點連接下一個所述第二類延遲單元的同相輸入節點，

倒數第二個第二類延遲單元的同相輸出節點連接最后一個第二類延遲單元的同相輸入節點，倒數第二個第二類延遲單元的反相輸出節點連接最后一個第二類延遲單元的反相輸入節點，

最后一個第二類延遲單元的同相輸出節點反饋至第一個第二類延遲單元的反相輸入節點，最后一個第二類延遲單元的反相輸出節點反饋至第一個第二類延遲單元的同相輸入節點。

優選地，所述設定的系統為電源轉換器。

有益效果：由于采用以上技術方案，本發明設置一第一時鐘信號產生電路，在不增加系統復雜度的情況下滿足系統待機狀態下或低功耗狀態下的時鐘信號需求，有效降低了系統的時鐘靜態電流，減少了系統的能耗。

附圖說明

圖1為現有技術的系統架構示意圖；

圖2為本發明的系統架構示意圖；

圖3為本發明的第一時鐘信號產生電路的一種電路實現圖；

圖4為本發明的第二時鐘信號產生電路的一種電路實現圖；

圖5為本發明的第二時鐘信號產生電路的另一種電路實現圖。

具體實施方式