[發明專利]鎖頻環電路和半導體集成電路

有效

• 申請號: 201410155972.8
• 申請日: 2014-04-17
• 公開（公告）號: CN104113329B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 中村譽;矢山浩輔;飯島正章
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

1.一種鎖頻環電路，包括：

數字控制振蕩器，其生成時鐘；以及

FLL控制器，其生成頻率控制代碼以控制所述時鐘的振蕩頻率，其中

所述FLL控制器包括：

頻率比較單元，其將由所述數字控制振蕩器所生成的時鐘的頻率與經倍乘的參考時鐘的頻率進行比較；以及

延遲代碼控制單元，其基于所述頻率比較單元的比較結果生成所述頻率控制代碼，使得由所述數字控制振蕩器所生成的所述時鐘的頻率與所述經倍乘的參考時鐘的頻率匹配，

所述頻率比較單元通過使用第一閾值和第二閾值確定所述時鐘的頻率，

所述延遲代碼控制單元根據所述頻率比較單元的確定結果生成所述頻率控制代碼，并且將所述頻率控制代碼輸出至所述數字控制振蕩器，

其中，根據倍乘因子將所述第一閾值和所述第二閾值設置為不同值；以及

其中，當所述頻率比較單元確定所述時鐘的頻率小于所述第一閾值、或者大于所述第二閾值時，所述延遲代碼控制單元生成所述頻率控制代碼以調整所述時鐘的頻率，以及當所述頻率比較單元確定所述時鐘的頻率等于或者大于所述第一閾值、并且等于或者小于所述第二閾值時，所述延遲代碼控制單元輸出所述頻率控制代碼以維持所述時鐘的當前頻率，

其中所述數字控制振蕩器包括：

參考電壓生成電路，其生成第一參考電壓和第二參考電壓；以及

電流生成電路，其接收所述第一參考電壓并且生成控制電流；

其中所述參考電壓生成電路通過使用基于由所述參考電壓生成電路和所述電流生成電路執行的溫度微調的結果而生成的溫度微調信息來生成所述第一參考電壓和所述第二參考電壓，以及

其中所述電流生成電路通過使用所述頻率控制代碼生成所述控制電流，所述控制電流基本上不具有溫度依賴性。

2.根據權利要求1所述的鎖頻環電路，其中，以使得所述第一閾值和所述第二閾值之間的差值隨著倍乘因子增大而增大的方式設置所述第一閾值和所述第二閾值。

3.根據權利要求1所述的鎖頻環電路，其中，所述數字控制振蕩器還包括：

振蕩電路，其接收所述第二參考電壓以及所述控制電流，并且生成時鐘，

所述控制電流和所述第一參考電壓的溫度相關性互相抵消，以及所述振蕩電路具有根據所生成的時鐘的頻率的值控制由所述振蕩電路生成的時鐘的頻率的功能。

4.根據權利要求1所述的鎖頻環電路，其中，所述振蕩電路包括：

積分電路，其接收所述第二參考電壓；

電壓控制振蕩器，其基于從所述積分電路輸出的控制電壓而振蕩；以及

自反饋回路，用于所述積分電路以將所述第二參考電壓與基于由所述電壓控制振蕩器所生成的時鐘的頻率而生成的比較電壓進行比較，以及

所述振蕩電路基于由所述電壓控制振蕩器所生成的所述時鐘的頻率控制所述控制電壓的值。

5.根據權利要求1所述的鎖頻環電路，其中，在緊接在復位之后的時間與當開始正常操作時段時的時間之間的時段期間，所述FLL控制器將保持在存儲器電路中的初始代碼輸出作為所述頻率控制代碼。