[發明專利]用于半導體器件的布線層的通孔

有效

• 申請號: 201410155336.5
• 申請日: 2014-04-17
• 公開（公告）號: CN104112704B
• 公開（公告）日: 2017-12-05
• 發明（設計）人: C·V·亞恩斯;劉小虎;B·C·韋布
• 申請（專利權）人: 格芯公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 北京市中咨律師事務所11247
• 代理人: 賀月嬌,于靜

1.一種在半導體器件中形成通孔的方法，包括：

執行至少穿過所述半導體器件的布線層的第一電介質材料的第一蝕刻，所述第一蝕刻形成勾勒出用于所述通孔的環結構的輪廓的第一孔；

在所述第一孔中沉積應力減輕電介質材料，使得所述應力減輕電介質材料至少橫向地從所述第一電介質材料設置，其中所述應力減輕電介質材料是高縱橫比工藝氧化物；

執行至少穿過被設置在所述布線層下方的半導體層的半導體材料的第二蝕刻，所述第二蝕刻在所述半導體材料中形成過孔的孔；以及

用導電材料填充所述過孔的孔的至少一部分以形成所述通孔，使得所述應力減輕電介質材料至少在所述布線層中提供所述導電材料與所述第一電介質材料之間的緩沖。

2.根據權利要求1所述的方法，其中所述第一孔的直徑大于在所述半導體材料中的所述過孔的孔的直徑，并且其中在所述填充之后，所述應力減輕電介質材料被設置在所述半導體層的位于所述過孔的孔的邊界外側的部分之上。

3.根據權利要求1所述的方法，還包括：

在所述填充之前，至少在所述過孔的孔中沉積電介質過孔襯里。

4.根據權利要求1所述的方法，其中所述應力減輕電介質材料用作所述第二蝕刻的掩膜。

5.根據權利要求1所述的方法，其中所述沉積所述應力減輕電介質材料形成了所述應力減輕電介質材料的U形結構。

6.根據權利要求1所述的方法，其中所述執行所述第一蝕刻包括蝕刻穿過所述半導體材料的一部分。

7.根據權利要求1所述的方法，其中所述執行所述第二蝕刻包括蝕刻穿過所述第一電介質材料的一部分。

8.根據權利要求7所述的方法，其中所述執行所述第二蝕刻包括蝕刻穿過被設置在所述應力減輕電介質材料之間的所述第一電介質材料。

9.根據權利要求1所述的方法，其中所述應力減輕電介質材料包括至少一個空洞，所述空洞增加了由所述應力減輕電介質材料形成的所述環結構的撓性。

10.根據權利要求1所述的方法，還包括：

沿著所述第一孔的外部在所述第一孔中沉積第三電介質材料，其中所述第三電介質材料比所述應力減輕電介質材料更有撓性。

11.根據權利要求10所述的方法，其中所述沉積所述應力減輕電介質材料包括在所述第一孔的被設置在所述第三電介質材料之間的區域中沉積所述應力減輕電介質材料。

12.一種在半導體器件中形成通孔的方法，包括：

執行穿過所述半導體器件的布線層的第一電介質材料并且穿過被設置在所述布線層下方的半導體層的半導體材料的第一蝕刻，所述第一蝕刻在所述布線層中和所述半導體材料中形成過孔的孔；

執行在所述布線層的所述第一電介質材料中的第二蝕刻，所述第二蝕刻加寬了所述布線層中的所述過孔的孔；

在所述布線層中的所述過孔的孔中沉積應力減輕電介質材料，使得所述應力減輕電介質材料至少橫向地從所述第一電介質材料設置；以及

用導電材料填充所述過孔的孔的至少一部分以形成所述通孔，使得所述應力減輕電介質材料至少在所述布線層中提供所述導電材料與所述第一電介質材料之間的緩沖。

13.根據權利要求12所述的方法，其中所述應力減輕電介質材料延伸到所述半導體層中。

14.根據權利要求13所述的方法，還包括：在所述填充之前在所述過孔的孔中沉積電介質過孔襯里。

15.一種半導體器件中的通孔結構，包括：

導體結構，其由延伸穿過所述半導體器件的布線層并且延伸穿過位于所述布線層下方的半導體層的導電材料形成，所述半導體器件的所述布線層包括第一電介質材料；

電介質過孔襯里，其至少在所述半導體層中沿著所述導體結構延伸；以及

應力減輕電介質材料，其在至少穿過所述布線層的所述第一電介質材料而形成的第一孔中被設置在所述導體結構與所述第一電介質材料之間，其中所述應力減輕電介質材料被設置在所述半導體層的位于所述過孔襯里的外邊界外側的部分之上，其中所述應力減輕電介質材料是高縱橫比工藝氧化物。