[發明專利]低壓低功耗基準電壓源及低基準電壓產生電路有效
| 申請號: | 201410154983.4 | 申請日: | 2014-04-17 |
| 公開(公告)號: | CN103926967A | 公開(公告)日: | 2014-07-16 |
| 發明(設計)人: | 吳炎輝;范麟;龔海波;萬天才;劉永光;徐驊;李明劍 | 申請(專利權)人: | 重慶西南集成電路設計有限責任公司 |
| 主分類號: | G05F1/56 | 分類號: | G05F1/56 |
| 代理公司: | 重慶市前沿專利事務所(普通合伙) 50211 | 代理人: | 郭云 |
| 地址: | 401332 重慶*** | 國省代碼: | 重慶;85 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 壓低 功耗 基準 電壓 產生 電路 | ||
技術領域
本發明涉及模擬和數模混合電路中需要產生低壓低功耗的基準電壓源及電路,尤其涉及基于CMOS工藝的低壓低功耗基準電壓源及低基準電壓產生電路。
背景技術
高精度且穩定的基準電壓源在模擬和混合信號中,應用非常廣泛。在一些通信器件中,如RFID、手持移動終端,對小面積、低壓、低功耗、低溫度靈敏度的基準電壓源提出了需求。
傳統的基準電壓源電路通常采用二極管或者BJT三極管的帶隙特性來實現,由于二極管和BJT管的導通電壓常溫下約為0.6V,在負溫下,甚至會高到0.8V,在這樣的電路中,電源電壓就不可能降到較低的值,也不可能提供幾百mV的的基準電壓。
采用工作在亞閾值區的MOS管可以實現低壓、低功耗、低溫度靈敏度的基準電壓源,但實現起來會存在一定的難度。
發明內容
本發明所要解決的技術問題之一在于提供低壓低功耗基準電壓源。
本發明所要解決的技術問題之二在于提供輸出基準電壓低于1V的低基準電壓產生電路。
本發明為了解決上述技術問題,采用如下的技術方案:
低壓低功耗基準電壓源,包括啟動電路、低基準電壓產生電路和穩定電路;其特點是:
啟動電路檢測低基準電壓產生電路第一輸出端的電壓信號,以判斷是否在正常工作模式;當低基準電壓產生電路沒有啟動時,啟動電路強制產生一個輸出電流源對低基準電壓產生電路進行充電,待充電完成后,低基準電壓產生電路被啟動,進入正常工作模式,同時低基準電壓產生電路第一輸出端的電壓信號發生跳變,啟動電路再根據檢測到的電壓信號,自動關閉輸出電流源;啟動電路用來確保低基準電壓產生電路進入正常工作狀態;
所述低基準電壓產生電路第一輸出端產生電壓信號輸出到啟動電路;在正常工作模式時,第二輸出端產生基準電壓輸出,同時,該低基準電壓產生電路第三輸出端輸出基準電壓取樣信號到穩定電路;
所述穩定電路與低基準電壓產生電路形成負反饋環路,當基準電壓上升時,穩定電路產生抑制基準電壓上升的信號,使基準電壓穩定;以補償低基準電壓產生電路內部正反饋環路對電路穩定性的影響,并且負反饋環路增益大于低基準電壓產生電路內部正反饋環路增益;以保證電路進入穩定狀態,防止低基準電壓產生電路進入振蕩區。
本發明通過啟動電路確保低基準電壓產生電路進入正常工作狀態,并且在低基準電壓產生電路進入正常工作狀態后啟動電路自動關閉,通過穩定電路補償低基準電壓產生電路內部正反饋環路對電路穩定性的影響,保證電路進入穩定狀態,通過低基準電壓產生電路產生低的基準電壓;本發明結構簡單,電路穩定可靠,具有低功耗、低工作電壓、低輸出基準電壓等優點。
根據所述的低壓低功耗基準電壓源的一種優選方案,所述低基準電壓產生電路包括第一、第二等效PMOS管、第一、第二PMOS管、第一、第二、第三NMOS管和限流電阻,第一、第二、第三NMOS管的襯底以及第一、第二NMOS管的源極均與地相接,第一、第二、第三NMOS管的柵極同時與第二NMOS管的漏極相接,還與第一等效PMOS管的漏極相接,第三NMOS管的源極通過限流電阻接地,第三NMOS管的漏極與第二等效PMOS管的漏極相接;第一、第二等效PMOS管的源極均與第二PMOS管的漏極相接,第一、第二等效PMOS管的柵極均與地相接;第一、第二等效PMOS管的襯底相接;第一、第二PMOS管的柵極同時與第一PMOS管的漏極以及第一NMOS管的漏極相接,第一、第二PMOS管的源極均與電源連接。
本發明采用工作在亞閾值區的NMOS管來產生零溫輸出基準電壓,具有功耗低的特點;NMOS管負溫特性的VGS電壓和等效PMOS管兩端的正溫特性電壓相互抵消,形成零溫特性的輸出電壓,電路結構簡單,具有低工作電壓、低輸出基準電壓的特點。
根據所述的低壓低功耗基準電壓源的一種優選方案,每個等效PMOS管均由多只PMOS管串接構成,即該多只PMOS管的柵極同時連接在一起,作為等效PMOS管的柵極,該多只PMOS管的襯底也同時連接在一起,作為等效PMOS管的襯底;該多只PMOS管中的第一只PMOS管的漏極作為等效PMOS管的漏極,該多只PMOS管中的第一只PMOS管的源極連接該多只PMOS管中的第二只PMOS管的漏極,該多只PMOS管中的第二只PMOS管的源極連接該多只PMOS管中的第三只PMOS管的漏極,依次類推,該多只PMOS管中的最后一只PMOS管的源極作為等效PMOS管的源極。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于重慶西南集成電路設計有限責任公司,未經重慶西南集成電路設計有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410154983.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種桑葚葡萄露酒的釀制方法
- 下一篇:基于吞吐量的活躍模式觸發





