[發明專利]具有高的有效維持電壓的靜電放電（ESD）鉗位電路

有效

• 申請號: 201410150364.8
• 申請日: 2014-04-15
• 公開（公告）號: CN104134978B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: M·埃瑟頓;A·P·格德曼;R·S·魯思;J·W·米勒;M·S·莫薩;M·A·斯托金戈
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉倜

1.一種集成電路，包括：

觸發電路，操作地耦接到第一電壓總線和參考總線；

二極管，其包括操作地耦接到第二電壓總線的陽極端，所述第二電壓總線不同于所述第一電壓總線；

晶體管，其包括操作地耦接到所述觸發電路的輸出端的柵極、操作地耦接到所述二極管的陰極端的漏極、以及操作地耦接到所述參考總線的源極；以及

輸入/輸出I/O單元，其操作地耦接到所述第一電壓總線、所述第二電壓總線和所述參考總線；

其中一旦發生靜電放電ESD事件，所述觸發電路被配置以通過所述第一電壓總線接收ESD電流的第一部分，并且所述晶體管被配置以將通過所述第二電壓總線接收的所述ESD電流的第二部分導向所述參考總線。

2.根據權利要求1所述的集成電路，其中所述觸發電路包括轉換率電路，所述轉換率電路被配置為響應于發生在所述I/O單元處的所述靜電放電ESD事件來導通所述晶體管。

3.根據權利要求2所述的集成電路，其中所述晶體管和所述二極管組合地呈現出相比單獨的所述晶體管的維持電壓較高的有效維持電壓，所述較高的有效維持電壓被配置以保護所述晶體管免于由于電氣過載(EOS)事件而導致成持續雙極擊穿。

4.根據權利要求3所述的集成電路，其中所述電氣過載(EOS)事件包括超負荷燒進(BI)過程。

5.根據權利要求3所述的集成電路，其中所述晶體管被配置以保護由所述第二電壓總線供電的集成電路免受所述ESD事件。

6.根據權利要求3所述的集成電路，其中所述ESD電流的所述第一部分小于所述第二部分。

7.根據權利要求6所述的集成電路，其中所述觸發電路被配置以在接收到所述ESD電流的所述第一部分時過驅動所述晶體管的所述柵極，以至少部分地補償所述較高的有效維持電壓。

8.根據權利要求7所述的集成電路，其中為了過驅動所述晶體管的所述柵極，所述觸發電路被配置以將所述晶體管的柵極-源極電壓設置為大于所述晶體管的漏極-源極電壓值的值。

9.根據權利要求1所述的集成電路，其中所述I/O單元通過所述第一電壓總線操作地耦接到所述觸發電路，并且通過所述第二電壓總線操作地耦接到所述二極管的所述陽極端。

10.根據權利要求9所述的集成電路，其中所述I/O單元包括I/O墊，其中所述二極管的所述陽極端通過第二二極管操作地耦接到所述I/O墊，并且其中所述觸發電路通過第三二極管操作地耦接到所述I/O墊。

11.根據權利要求10所述的集成電路，其中所述第二二極管有比所述第三二極管大的表面積。

12.根據權利要求1所述的集成電路，還包括：

第二二極管，其包括操作地耦接到所述第二電壓總線的陽極端；以及

第二晶體管，其包括操作地耦接到所述觸發電路的所述輸出端的柵極、操作地耦接到所述第二二極管的陰極端的漏極、以及操作地耦接到所述參考總線的源極。

13.根據權利要求12所述的集成電路，其中所述二極管和所述晶體管之間的第一節點操作地耦接到在所述第二二極管和所述第二晶體管之間的第二節點。

14.根據權利要求12所述的集成電路，其中在所述二極管和所述晶體管之間的第一節點與在所述第二二極管和所述第二晶體管之間的第二節點隔離開。

15.一種靜電放電ESD保護電路，包括：

ESD鉗位器，其包括與二極管串聯的晶體管；以及

觸發電路，被配置以將所述晶體管的柵極-源極電壓設置為大于所述晶體管的漏極-源極電壓值的值。