[發(fā)明專利]基于片上網(wǎng)絡互連的多核存儲系統(tǒng)仿真器

有效

• 申請?zhí)枺?/td>: 201410148038.3
• 申請日: 2014-04-14
• 公開（公告）號: CN103914333B
• 公開（公告）日: 2017-12-01
• 發(fā)明（設計）人: 吳俊敏;崔賢芬;趙小雨
• 申請（專利權(quán)）人: 中國科學技術(shù)大學蘇州研究院
• 主分類號: G06F9/455
• 分類號: G06F9/455
• 代理公司: 蘇州創(chuàng)元專利商標事務所有限公司32103
• 代理人: 范晴,夏振

技術(shù)領(lǐng)域

本發(fā)明屬于存儲系統(tǒng)仿真領(lǐng)域，具體涉及一種基于片上網(wǎng)絡互連的多核存儲系統(tǒng)仿真器。

背景技術(shù)

早期的單核計算機系統(tǒng)通過提升芯片頻率達到提高計算機性能的目的，但是隨之而來的是產(chǎn)生過多的熱量且不能得到相應的性能提升，于是產(chǎn)生了多核。為了對多核處理器及其片上網(wǎng)絡進行研究，可使用體系結(jié)構(gòu)仿真技術(shù)進行模擬，并運行程序進行測試和驗證。當前主流的系統(tǒng)仿真器比如Simplescalar、M5主要是模擬處理器，每個仿真器都有各自的關(guān)注點。比如前者主要是模擬處理器的執(zhí)行過程，后者主要是仿真網(wǎng)絡主機，很少有仿真器把重點放在存儲系統(tǒng)上。現(xiàn)有的仿真器大都使用高級語言編寫，而仿真過程模擬的是硬件的功能，傳統(tǒng)的方法是使用高級語言編寫代碼后，再轉(zhuǎn)化為硬件語言描述，整個實現(xiàn)的過程周期長、效率低。

發(fā)明內(nèi)容

本發(fā)明目的在于提供一種基于片上網(wǎng)絡互連的多核存儲系統(tǒng)仿真器，解決了多核下存儲系統(tǒng)互連問題。存儲系統(tǒng)的執(zhí)行過程可以細化到時鐘級，與真實系統(tǒng)的執(zhí)行過程類似，采用SystemC語言描述的系統(tǒng)更接近真實系統(tǒng)的工作過程。多核下的互連采用片上網(wǎng)絡結(jié)構(gòu)，片上網(wǎng)絡的優(yōu)點是易于擴展，如若需要往整個系統(tǒng)中再添加新的核心，只需在片上網(wǎng)絡中再添加一路由器并連接一處理器，整個系統(tǒng)可以照常運行。

為解決現(xiàn)有方法中的問題，本發(fā)明提供的技術(shù)方案是：

一種基于片上網(wǎng)絡互連的多核存儲系統(tǒng)仿真器，其特征在于所述仿真器以SystemC的內(nèi)核作為整個仿真器的驅(qū)動內(nèi)核，包括用于仿真各個處理器核心的一級高速緩存的緩存模塊、用于仿真各個處理器核心的二級高速緩存的路由模塊和用于提供功能仿真的QEMU模塊；若干個路由模塊互連仿真處理器核心共享的二級高速緩存形成的片上網(wǎng)絡，每個路由模塊設置有一組與緩存模塊連接的信號線；所述路由模塊將緩存模塊或者路由模塊傳遞的pkt消息分發(fā)到另一緩存模塊或者另一路由模塊。

優(yōu)選的技術(shù)方案中：所述pkt消息包括data字段、id字段、dest數(shù)組字段、addr字段、cur_addr字段、change_data字段、index字段；其中data字段用于存儲消息中的數(shù)據(jù)；id字段用于表示路由模塊的編號；dest數(shù)組字段用于表示pkt信息需要發(fā)送的目的地；addr字段表示緩存行的地址；cur_addr字段表示緩存行的起始地址；change_data字段表示寫操作的數(shù)據(jù)；index字段為標記字段。

優(yōu)選的技術(shù)方案中：所述pkt消息中index字段為0時，表示沒有特殊功能；index字段為1時，從二級緩存或DRAM中取塊并返回給發(fā)送者；index字段為2時，修改二級緩存及DRAM中相應塊的內(nèi)容，同時發(fā)送給除自己之外的一級緩存，表示對某個地址執(zhí)行了寫操作；index字段為3時，從二級緩存發(fā)給DRAM要求其刷新相應的緩存塊；index字段為4時，修改二級緩存及DRAM中的字，并將該字對應的塊傳送給發(fā)送該消息的源一級緩存；index字段為5時，表示一級緩存未找到某行數(shù)據(jù)，需要從其它一級緩存中查看是否有該數(shù)據(jù)。

優(yōu)選的技術(shù)方案中：每個路由模塊中設置有路由表，所述路由表中存儲路由模塊輸出時的路由選擇路徑。

優(yōu)選的技術(shù)方案中：每個路由模塊維護一個消息隊列，每次路由模塊采用輪詢的方式將輸入信號線中的pkt消息存入消息隊列中。

優(yōu)選的技術(shù)方案中：所述緩存模塊采用組相聯(lián)映射策略和寫回方法，替換時隨機選擇某一緩存行，在緩存塊中設置若干指向?qū)嶋H存儲信息的緩存行的指針，每個緩存行包含Valid字段、data字段、tag字段和dirty字段；其中Valid字段用于表示該緩存行是否有效；data字段指向存儲“字塊”的單元；tag字段為標記位，當接收到某個地址之后，比較標記位確認是否與此緩存行匹配；dirty字段判斷是否為臟數(shù)據(jù)，該行數(shù)據(jù)有沒有被寫過。

優(yōu)選的技術(shù)方案中：所述仿真器還包括驅(qū)動模塊，驅(qū)動模塊向緩存模塊發(fā)起讀或?qū)懖僮鳎鬏斊渌嚓P(guān)信號。

優(yōu)選的技術(shù)方案中：所述驅(qū)動模塊和緩存模塊都由時鐘發(fā)生器控制，驅(qū)動模塊和緩存模塊之間通過5根信號線連接進行信號傳輸，包括Func信號線、Data_in信號線、Addr信號線、Data_out信號線和Done_sig信號線；其中Func信號線用以通知緩存模塊執(zhí)行操作；Data_in信號線是提供驅(qū)動模塊向緩存模塊中的某個單元傳送寫入的數(shù)據(jù)；Addr信號線用于表示驅(qū)動模塊想要讀/寫的地址；Data_out信號線用于驅(qū)動模塊發(fā)送讀操作，通過Data_out信號線返回所讀單元的數(shù)據(jù)；Done_sig信號線用于結(jié)束一次執(zhí)行過程。